Piccolo DSC 包括兩個系列： TMS320F2802x，包括 F280200/20/21/22/23/26/27，最高主頻達到 60MHz； TMS320F2803x，包括 F28030/31/32/33/34/35，最高主頻達到 60MHz，同時 F28033/35 內部集成了一個 32 位浮點控制律加速器（Control Law Accelerator），簡稱 CLA。本文致力于詳細介紹 CCS v3.3 開發環境下 CLA 的調試方法。至于 CCS v4.x 開發環境下的調試方法，后續將會發布新的使用指南。

　　控制律加速器（CLA）是一個獨立、完全可編程的 32 位浮點數學處理器，它將并行控制環執行功能引入到 C28x 系列器件。CLA 的低中斷延遲使得它能即時讀取 ADC 采樣。這就極大降低了 ADC 采樣到輸出的延時，實現了更快的系統響應和更高頻率的控制回路。通過利用 CLA 來服務對時間要求嚴格（time-critical）控制回路，主 CPU 就能自由地處理其它諸如通信、診斷之類的系統任務。 CLA 具有如下顯著特點： 獨立的、可編程的 32 位浮點協處理器； 運行頻率與主 CPU C28x 一致，并具有獨立的 8 級流水線； 完整的總線結構： ? 程序地址總線和程序數據總線； ? 數據地址總線、數據讀總線和數據寫總線。 12 位程序計數器（MPC）； 4 個 32 位的結果寄存器（MR0 – MR3）； 2 個 16 位的輔助寄存器（MAR0，MAR1）； 支持斷點調試； 支持 IEEE 單精度浮點運算； ? 單周期浮點加、減、乘法； ? 單周期浮點比較、取最大值、取最小值； ? 單周期 1/x、1/sqrt（x）估算； ? 數據類型轉換； ? 條件分支和調用； ? 數據裝載/存儲操作。 CLA 程序代碼可以包含多達 8 個任務或中斷服務程序： ? 每個任務的起始地址通過 MVECT 寄存器來設定； ? 任務的大小沒有限制，只要求任務的大小在 CLA 程序存儲空間的范圍之內，； ? 每個任務一次性服務完，中間不會嵌套其它任務； ? 當任務完成時，任務特定的中斷會在 PIE 中標識出來；? 當一個任務完成時，自動啟動下個優先級最高的掛起任務。 任務觸發機制： ? C28x CPU 通過 IACK 指令來觸發； ? Task1~Task7：對應 ADC 或 ePWM 模塊中斷。例如： ? Task1：ADCINT1 或 EPWM1_INT； ? Task2：ADCINT2 或 EPWM2_INT； ? Task7：ADCINT7 或 EPWM7_INT； ? Task8：ADCINT8 或 CPU Timer0 來觸發的任務。 存儲器和共用外設： ? 2 個專用的信息 RAM（Message RAM），供 CLA 和主 CPU 通信使用； ? C28x CPU 可以將 CLA 程序和數據存儲器映射到主 CPU 空間或 CLA 空間； ? CLA 可以直接訪問 ePWM+HRPWM、比較器和 ADC 結果寄存器。在含有CLA的處理器中，CLA可將CPU解放出來，自動控制外設的運作，達到更高的控制精度以及更好的實時性。有CLA與沒有CLA的區別如圖 1.1所示。