本參考手冊面向應用開發人員，提供有關使用 STM32F405xx/07xx、STM32F415xx/17xx、 STM32F42xxx 和 STM32F43xxx 微控制器存儲器與外設的完整信息。 STM32F405xx/07xx、STM32F415xx/17xx、STM32F42xxx 和 STM32F43xxx 構成一個微控制器系列，各產品具有不同的存儲器大小、封裝和外設。

　　文檔約定

　　在本文檔中，將具有 FPU 的 Cortex-M4 內核稱為 Cortex-M4F。

　　詞匯表

　　本節簡要介紹本文檔中所用首字母縮略詞和縮寫詞的定義：

　　● 在本文檔中，將具有 FPU 的 Cortex-M4 內核稱為 Cortex-M4F

　　● CPU 內核集成了兩個調試端口：

　　— JTAG 調試端口 （JTAG-DP） 提供基于聯合測試工作組 （JTAG） 協議的 5 引腳標準接口。

　　— SWD 調試端口 （SWD-DP） 提供基于串行線調試 （SWD） 協議的 2 引腳（時鐘和數據）接口。

　　有關 JTAG 和 SWD 協議的信息，請參見《Cortex-M4F 技術參考手冊》。

　　● 字：32 位數據/指令。

　　● 半字：16 位數據/指令。

　　● 字節：8 位數據。

　　● 雙字：64 位數據。

　　● IAP（在應用中編程）：IAP 是指可以在用戶程序運行期間對微控制器的 Flash 進行重新編程。

　　● ICP（在線編程）：ICP 是指可以在器件安裝于用戶應用電路板上時使用 JTAG 協議、 SWD 協議或自舉程序對微控制器的 Flash 進行編程。

　　● I-Code：此總線用于將 CPU 內核的指令總線連接到 Flash 指令接口。通過此總線可執行預取操作。

　　● D-Code：此總線用于將 CPU 的 D-Code 總線（數據加載和調試訪問）連接到 Flash 數據接口。

　　● 選項字節：存儲于 Flash 中的產品配置位。

　　● OBL：選項字節加載器。

　　● AHB：高級高性能總線。

　　● CPU：指 Cortex-M4F 內核。

　　存儲器和總線架構

　　系統架構

　　主系統由 32 位多層 AHB 總線矩陣構成，可實現以下部分的互連：

　　● 八條主控總線：

　　— Cortex?-M4F 內核 I 總線、D 總線和 S 總線

　　— DMA1 存儲器總線

　　— DMA2 存儲器總線

　　— DMA2 外設總線

　　— 以太網 DMA 總線

　　— USB OTG HS DMA 總線

　　● 七條被控總線：

　　— 內部 Flash ICode 總線

　　— 內部 Flash DCode 總線

　　— 主要內部 SRAM1 （112 KB）

　　— 輔助內部 SRAM2 （16 KB）

　　— 輔助內部 SRAM3 （64 KB）（僅適用于 STM32F42xxx 和 STM32F43xxx 器件）

　　— AHB1 外設（包括 AHB-APB 總線橋和 APB 外設）

　　— AHB2 外設

　　— FSMC

　　借助總線矩陣，可以實現主控總線到被控總線的訪問，這樣即使在多個高速外設同時運行期間，系統也可以實現并發訪問和高效運行。此架構如圖 1 和圖 2 所示。

　　注意： 64 KB CCM（內核耦合存儲器）數據 RAM 不屬于總線矩陣（請參見圖 1：STM32F405xx/07xx 和 STM32F415xx/17xx 器件的系統架構和圖 2：STM32F42xxx 和 STM32F43xxx 器件的系統架構）。只能通過 CPU 對其進行訪問。