?????????本文分析了SHA-256 算法的基本工作流程，對算法硬件實現的關鍵路徑進行了優化設計，討論了幾個關鍵模塊的設計方案。最后給出了基于Altera 公司的CYCLONE 系列FPGA 的實現結果。
關鍵字：SHA-256 FPGA VHDL
???????? 雜湊函數,是指能夠把可變輸入長度的數字串M 轉換成較短的固定長度的輸出數字串H 的一種函數，以h表示，h（M ）易于計算，稱H＝h（M ）為M 的雜湊值，也稱哈
希值、雜湊碼等。它可以配合公鑰算法實現數字簽名機制，還可以實現數據的完整性認證以及數據起源認證檢測等，在網絡安全協議SSL 和IPSec[1]中有著廣泛應用。
????????? SHA（SECURE HASH STANDARD，安全哈希標準），是由美國國家標準技術研究所（NIST）和美國國家安全局（NSA）一道設計的雜湊算法，是使用最為廣泛的安全雜湊算法之一。該算法于1993 年5 月11 日起采納為標準。后經不斷改進現已經發布五種安全哈希標準，分別為SHA-1、SHA-224、SHA-256、SHA-384、SHA-512。但隨著中國專家先后破解了MD5、SHA-1等國際通用密碼。美國國家標準技術研究所（NIST）表示，為配合先進的計算機技術，美國政府5 年內將不再使用SHA-1，并計劃在2010 年以前改用先進的SHA-224、SHA-256、SHA-384及SHA-512 的密碼系統。由此可見，SHA-224、SHA-256、SHA-384 及SHA-512 算法在不久的將來將會廣泛使用。隨著信息技術的發展，用戶對算法的運算速度也提出了越來越高的要求，而用硬件實現算法是提高其運算速度的有效途徑。另外，硬件實現算法在抵御諸如黑客攻擊等安全問題方面也比軟件實現有著較大優勢。本文在分析SHA-256[2]的基礎上，選用Altera公司的CYCLONE [3]系列器件，采用VHDL 語言進行描述，給出了該算法的一種電路設計方案。