一、設計目標
　　基于鎖相環的理論，以載波恢復環為依托搭建數字鎖相環平臺，并在FPGA中實現鎖相環的基本功能。
　　在FPGA中實現鎖相環的自動增益控制，鎖定檢測，鎖定時間、失鎖時間的統計計算，多普勒頻偏的估計。
　　通過USB接口與電腦實現通信來交換有關鎖相環的參數。電腦傳遞鎖相環所需的參數（如等效噪聲帶寬等），FPGA將鎖相環的結果傳遞給電腦（如鎖定時間，多普勒頻率等）。
　　二、設計任務
　　鎖相環的輸入具有自動增益控制AGC模塊，這樣可以允許一定動態范圍的信號輸入，也減少了輸入環路信噪比的大幅波動，從而減少了環路噪聲帶寬的大幅波動。
　　基于VHDL語言實現數字鎖相環，混頻基于CORDIC算法，相位提取模塊是修正的反正切相位提取，環路濾波器采用理想的二階環，NCO采用32位的累加器。設計完先進行Modelsim仿真，后利用ISE自帶的CHIPSCOPE下載調試。
　　具有鎖定檢測模塊，當環路鎖定時，通過LED燈或數碼管給出鎖定指示。
　　通過鎖定指示的輸出信號，來控制一個實時時鐘，這樣可以統計鎖定時間和失鎖時間，所記錄的時間存入兩個FIFO。
　　設計USB通信模塊，使得設計的鎖相環可以同電腦進行通信，將接收電腦傳給FPGA的環路參數，同時將檢測的鎖定時間和失鎖時間，鎖定指示，多普勒頻偏估計等傳輸給電腦。
　　利用MATLAB GUI設計一個控制面板，通過控制面板可以隨時改變鎖相環的環路參數，也可以接收鎖相環通過USB傳輸給電腦的鎖相環的結果。
　　三、設計原理
　　隨著數字技術的發展，現在出現了很多資源豐富的可編程器件，像FPGA、DSP、專用集成電路等，基于軟件無線電的通信系統，一般采用數字鎖相環。數字鎖相環具有鎖定精度高，跟蹤帶寬大，參數可以在不修改硬件電路的前提下進行修改等種種的優點。目前，數字鎖相環廣泛應用于通信、航天等領域。針對具體的應用，數字鎖相環可以用于載波跟蹤，相位提取等。本設計就是以載波回復環為依托進行的數字鎖相環設計。
　　（1）、鎖相環的基本框架
　　鎖相環是一個頻率與相位的同步控制系統。它的工作過程可用下圖表示
　　
　　圖（1）、鎖相環基本框圖
　　上面的鎖相環是一般模擬鎖相環所必需包含的環路組成，包括鑒相器、環路濾波器、壓控振蕩器。而對于利用軟件來實現的全數字鎖相環，必須在FPGA內部實現鎖相環的鑒相器、環路濾波器、壓控振蕩器等部件。
　　（2）、本設計所要實現的鎖相環的基本框架
　　
　　圖（2）、本設計所要實現的鎖相環的基本框架
　　本設計中，鑒相器有CORDIC混頻器加上修正的arctan相位提取器組成，環路濾波器有理想二階環組成，NCO由32位的數字累加器組成。