摘 要 通過對TI公司TMS320C5000系列DSP HPI總線和PC104總線時序的分析，以VHDL語言為工具，使用Altera的FPGA芯片EP1K50，設計完成PCI04總線和DSP HPI總線之間的通信接口，并在一款以TMS320VC5409DSP為數據采集處理器、研華嵌入式工控主板PCM-5825為系統主板組成的嵌入式數據采集系統申得到了運用；給出與整個接口設計相關的VHDL源代碼和在PCM-5825上驗證接口設計的X86匯編語言程序。
　　關鍵詞 DSP HPI PC104總線 FPGA VHDL源代碼
　　在一款嵌入式數據采集系統的設計中，采用TMS320VC5409 DSP作為對多路信號的采集與預處理，處理后的數據送至12.7 Cm（5in）的工控計算機中進行分析與保存。因為工控機的總線為PC104，因此需要設計PC104與DSP之間的通信接口。系統中以Altera公司的一片FPGA芯片EPlK50來對該接口和數據采集過程中的邏輯控制與FIFO進行設計。下面主要闡述該通信接口的設計。
　　1 DSP的HP0接口
　　TMS320VC5409 DSP的HPI是一個8位的并行接口，主要用來與主設備或主處理器接口。DSP內部有一定數量的雙訪問RAM，除了DSP本身可以訪問該RAM區域外，主機也可以通過HPI口實現對雙訪問RAM的訪問，從而實現主機與DSP的通信。
　　HPI接口通過HPI控制寄存器HPIC、地址寄存器HPIA、數據寄存器HPID等3個HPI寄存器進行控制和實現數據傳輸。這3個寄存器都是16位的，因此主機訪問這些寄存器時需要分兩次操作才能完成。
　　HPIC只有4位用于控制HPI的操作，這4位分別位于高字節和低字節的低4位，并規定HPIC的高低字節必須相同：
　　Bit0／8（BOB）一一用于字節順序控制，BOB=1表示第1個字節為低字節，否則第1個字節為高字節；
　　Bitl／9（SMOD）一一訪問模式控制，SMOD=l表示共享訪問模式（SAM），否則為主機訪問模式（HOM）；
　　Bit2／10（DSPINT）一一主機通過將該位寫l來向DSP發送1次HPI中斷；
　　Bit3／11（H1NT）一一DSP通過向該位置l，使外部引腳HINT產生一個低電子作為給主機的中斷，中斷的清除必須由主機向該位寫l來清除。
　　HPID是數據寄存器，主機通過讀寫該寄存器來實現對共享RAM的讀寫，RAM的地址則由HPIA地址寄存器的內容來決定。因此，主機對DSP的訪問過程是，先往HPI地址寄存器HPIA寫入欲訪問的地址，然后再對數據寄存器HPID進行讀或寫訪問。
　　HPI接口信號包括：
　　HAS一一輸入，地址鎖存信號，可連接到高電平；
　　HBIL一一輸入，字節識別信號，用來識別傳輸的是高電平還是低電平；
　　HCNTL［1..0］一一輸入，HPI寄存器的訪問地址信號，主機用來選擇訪問的HPI寄存器。如表l所列；
　　
　　HCS一一輸入，HPI片選信號，低電平有效；
　　HD［7..0］一一雙向三態數據總線；
　　HDS1/HDS2一一數據輸入選通信號，可將其中一個接低電平，另一個接邏輯控制；
　　HINT一一輸出，給主機的中斷信號，由HPIC寄存器的HINT位控制；
　　HRDY一一輸出，HPI準備好，高電子有效；
　　HR／W一一輸入，讀寫控制信號，高電子表示主機進行讀操作，低電子表示主機進行寫操作。
　　HPI的訪問時序如圖l所示。如前所述，訪問寄存器時需要分兩次操作才能完成。