資料介紹
本文主要介紹了Verilog HDL 語言的一些基本知識,目的是使初學者能夠迅速掌握HDL 設計方法,初步了解并掌握Verilog HDL語言的基本要素,能夠讀懂簡單的設計代碼并能夠進行一些簡單設計的Verilog HDL建模。
當前業界的硬件描述語言中主要有VHDL 和Verilog HDL。公司根據本身ASIC設計現有的特點、現狀,主推Verilog HDL 語言,逐漸淡化VHDL語言,從而統一公司的ASIC/FPGA設計平臺,簡化流程。
系列教材完成得較匆忙,本身尚有許多不完善的地方,同時,可能還需要其他知識方面的培訓但沒有形成培訓教材,希望大家在培訓過程中,多提寶貴意見,以便我們對它進行修改和完善
當前的數字電路設計從層次上分可分成以下幾個層次:
1. 算法級設計:利用高級語言如C語言及其他一些系統分析工具(如MATLAB)對設計從系統的算法級方式進行描述。算法級不需要包含時序信息。
2. RTL級設計:用數據流在寄存器間傳輸的模式來對設計進行描述。
3. 門級:用邏輯級的與、或、非門等門級之間的連接對設計進行描述。
4. 開關級:用晶體管和寄存器及他們之間的連線關系來對設計進行描述。算法級是高級的建模,一般對特大型設計或有較復雜的算法時使用,特別是通訊方面的一些系統,通過算法級的建模來保證設計的系統性能。在算法級通過后,再把算法級用RTL級進行描述。門級一般對小型設計可適合。開關級一般是在版圖級進行。
在傳統的設計方法中,當設計工程師設計一個新的硬件、一個新的數字電路或一個數字邏輯系統時,他或許在CAE 工作站上做設計,為了能在CAE工作站做設計,設計者必須為設計畫一張線路圖,通常地,線路圖是由表示信號的線和表示基本設計單元的符號連在一起組成線路圖,符號取自設計者用于構造線路圖的零件庫。若設計者是用標準邏輯器件(如74系列等)做板極設計線路圖,那么在線路圖中,符號取自標準邏輯零件符號庫;若設計是進行ASIC設計,則這些符號取自ASIC庫的可用的專用宏單元。這就是傳統的原理圖設計方法。
對線路圖的邏輯優化,設計者或許利用一些EDA工具或者人工地進行邏輯的布爾函數邏輯優化。為了能夠對設計進行驗證,設計者必須通過搭個硬件平臺(如電路板),對設計進行驗證。
隨著電子設計技術的飛速發展,設計的集成度、復雜度越來越高,傳統的設計方法已滿足不了設計的要求,因此要求能夠借助當今先進的EDA工具,使用一種描述語言,對數字電路和數字邏輯系統能夠進行形式化的描述,這就是硬件描述語言。
硬件描述語言HDL(Hardware Description Language )是一種用形式化方法來描述數字電路和數字邏輯系統的語言。數字邏輯電路設計者可利用這種語言來描述自己的設計思想,然后利用 EDA工具進行仿真,再自動綜合到門級電路,最后用ASIC或FPGA實現其功能。舉個例子,在傳統的設計方法中,對2輸入的與門,我們可能需到標準器件庫中調個74系列的器件出來,但在硬件描述語言中,“& ”就是一個與門的形式描述,“C = A & B”就是一個2輸入與門的描述。而“and ”就是一個與門器件。
硬件描述語言發展至今已有二十多年歷史,當今業界的標準中(IEEE標準)主要有VHDL和 Verilog HDL 這兩種硬件描述語言。
設計方法學
當前的ASIC設計有多種設計方法,但一般地采用自頂向下的設計方法。
隨著技術的發展,一個芯片上往往集成了幾十萬到幾百萬個器件,傳統的自底向上的設計方法已不太現實。因此,一個設計往往從系統級設計開始,把系統劃分成幾個大的基本的功能模塊,每個功能模塊再按一定的規則分成下一個層次的基本單元,如此一直劃分下去。自頂向下的設計方法可用下面的樹狀結構表示:
通過自頂向下的設計方法,可實現設計的結構化,使一個復雜的系統設計可由多個設計者分工合作;還可以實現層次化的管理。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
- Verilog HDL语言的一些基本知识6次下载
- Verilog HDL入门教程-Verilog HDL的基本语法181次下载
- Verilog HDL入门教程.pdf118次下载
- Verilog HDL语言的发展历史和能力综述2次下载
- Verilog HDL基础语法入门619次下载
- 华为Verilog HDL入门教程的PDF电子书免费下载92次下载
- Verilog HDL语言的设计入门详细教程29次下载
- Verilog HDL的基础知识详细说明54次下载
- Verilog HDL入门教程之Verilog HDL数字系统设计教程83次下载
- Verilog HDL设计(入门)25次下载
- Verilog HDL入门教程0次下载
- Verilog HDL 华为入门教程45次下载
- Verilog HDL练习题194次下载
- Verilog HDL入门教程(华为绝密资料)0次下载
- Verilog HDL华为入门教程141次下载
- FPGA Verilog HDL语法之编译预处理588次阅读
- 一文详解Verilog HDL2400次阅读
- Verilog与VHDL的比较 Verilog HDL编程技巧1659次阅读
- FPGA编程语言的入门教程1167次阅读
- Verilog HDL的基础知识1169次阅读
- 例说Verilog HDL和VHDL区别5232次阅读
- 讲解MATLAB/Simulink HDL使用入门1913次阅读
- 二十进制编码器及Verilog HDL描述 Verilog HDL程序的基本结构及特点3591次阅读
- Verilog的程序框架案例1601次阅读
- Verilog HDL指定用户定义原语UDP的能力1258次阅读
- Verilog HDL和VHDL的区别14249次阅读
- PLC编程是什么?图解PLC编程入门教程71749次阅读
- Verilog HDL简明教程(part1)1370次阅读
- 初学者学习Verilog HDL的步骤和经验技巧36505次阅读
- Verilog HDL语言的文件调用问题:include使用方法介绍7203次阅读
下載排行
本周
- 1電子電路原理第七版PDF電子教材免費下載
- 0.00 MB | 1491次下載 | 免費
- 2單片機典型實例介紹
- 18.19 MB | 95次下載 | 1 積分
- 3S7-200PLC編程實例詳細資料
- 1.17 MB | 27次下載 | 1 積分
- 4筆記本電腦主板的元件識別和講解說明
- 4.28 MB | 18次下載 | 4 積分
- 5開關電源原理及各功能電路詳解
- 0.38 MB | 11次下載 | 免費
- 6100W短波放大電路圖
- 0.05 MB | 4次下載 | 3 積分
- 7基于單片機和 SG3525的程控開關電源設計
- 0.23 MB | 4次下載 | 免費
- 8基于AT89C2051/4051單片機編程器的實驗
- 0.11 MB | 4次下載 | 免費
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費
- 2PADS 9.0 2009最新版 -下載
- 0.00 MB | 66304次下載 | 免費
- 3protel99下載protel99軟件下載(中文版)
- 0.00 MB | 51209次下載 | 免費
- 4LabView 8.0 專業版下載 (3CD完整版)
- 0.00 MB | 51043次下載 | 免費
- 5555集成電路應用800例(新編版)
- 0.00 MB | 33562次下載 | 免費
- 6接口電路圖大全
- 未知 | 30320次下載 | 免費
- 7Multisim 10下載Multisim 10 中文版
- 0.00 MB | 28588次下載 | 免費
- 8開關電源設計實例指南
- 未知 | 21539次下載 | 免費
總榜
- 1matlab軟件下載入口
- 未知 | 935053次下載 | 免費
- 2protel99se軟件下載(可英文版轉中文版)
- 78.1 MB | 537793次下載 | 免費
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420026次下載 | 免費
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費
- 5Altium DXP2002下載入口
- 未知 | 233046次下載 | 免費
- 6電路仿真軟件multisim 10.0免費下載
- 340992 | 191183次下載 | 免費
- 7十天學會AVR單片機與C語言視頻教程 下載
- 158M | 183277次下載 | 免費
- 8proe5.0野火版下載(中文版免費下載)
- 未知 | 138039次下載 | 免費
評論