為開發(fā)實用的自適應(yīng)偏振模色散（PMD）補償控制模塊，文章提出并實現(xiàn)了一種采用高性能浮點數(shù)字信號處理器（DSP）專注于算法處理、以增強型直接內(nèi)存存?。‥DMA）進行數(shù)據(jù)傳輸、以現(xiàn)場可編程門陣列（FPGA）進行數(shù)據(jù)采集和邏輯控制的新型設(shè)計方案。詳細(xì)介紹了該模塊的硬件設(shè)計、工作過程和軟件設(shè)計，并對使用的粒子群優(yōu)化（PSO）算法進行了重點闡述。給出了模塊的工作流程圖和算法流程圖。實驗結(jié)果表明，此模塊對于二階PMD補償效果良好，相對于以往的補償模塊耗時更短。

　　目前基于數(shù)字信號處理器（DSP）的偏振模色散（PMD）償模塊普遍采用“DSP+A／D+D／A”模式，模／數(shù)（A／D）轉(zhuǎn)換和數(shù)／模（D／A）轉(zhuǎn)換芯片開始工作時需要DSP發(fā)出大量指令（以一次二階PMD補償循環(huán)為例，DSP一共需要發(fā)出3 966條指令控制A／D和D／A轉(zhuǎn)換），且DSP直接利用中央處理器（CPU）和數(shù)據(jù)總線讀取轉(zhuǎn)換數(shù)據(jù)，大量消耗了CPU的時鐘周期，算法處理只能在數(shù)據(jù)傳輸完畢后進行，加上DSP的工作頻率較低，這種補償模式使DSP的高速計算性能難以發(fā)揮，總補償耗時在750 ms左右，不能滿足實時性業(yè)務(wù)的要求。為使DSP從大量控制和等待指令中解脫出來，專注于算法處理，減小補償耗時，本文提出并實現(xiàn)了一種使用高性能浮點DSP作為算法處理、以增強型直接內(nèi)存存取（EDMA）技術(shù)進行數(shù)據(jù)傳輸、以現(xiàn)場可編程門陣列（FPGA）控制A／D和D／A轉(zhuǎn)換芯片進行數(shù)據(jù)采集與邏輯控制的自適應(yīng)PMD補償模塊設(shè)計方案，并且進行了實驗驗證。