第1章可編程邏輯設(shè)計(jì)指導(dǎo)原則

　　本章旨在探討可編程邏輯設(shè)計(jì)的一些基本規(guī)律。 FPGA/CPLD的設(shè)計(jì)規(guī)律與方法是一個(gè)非常大的課題，在此不可能面面俱到，希望通過本章提綱攜領(lǐng)的粗淺介紹，引起讀者們的注意。如果大家能在日后的工作實(shí)踐中，不斷積累，有意識(shí)地用FPGA/CPLD的基本設(shè)計(jì)原則、設(shè)計(jì)思想作為指導(dǎo)，將取得事半功倍的效果！

　　本章主要內(nèi)容如下：

　　可編程邏輯基本設(shè)計(jì)原則;

　　可編程邏輯常用設(shè)計(jì)思想與技巧

　　Altera推薦的Coding Style。

　　可編程邏輯基本設(shè)計(jì)原則

　　可編程邏輯設(shè)計(jì)有許多內(nèi)在規(guī)律可循，總結(jié)并掌握這些規(guī)律對(duì)于較深刻地理解可編程邏輯設(shè)計(jì)技術(shù)非常重要。本章從FPGA/CPLD的基本概念出發(fā)，總結(jié)出4個(gè)基本設(shè)計(jì)原則，這些指導(dǎo)原則范疇非常廣，希望讀者不僅僅是學(xué)習(xí)它們，更重要的是理解它們，并在今后的工作實(shí)踐中充實(shí)、完善它們。

　　（1）面積和速度的平衡與互換原則。

　　面積和速度的平衡與互換原則提出了FPGA/CPLD設(shè)計(jì)的兩個(gè)基本目標(biāo)，并探討了這兩個(gè)目標(biāo)的對(duì)立統(tǒng)一的矛盾關(guān)系。

　　（2）硬件原則。

　　硬件原則重點(diǎn)在于提醒讀者轉(zhuǎn)化軟件設(shè)計(jì)的思路，理解HDL語言設(shè)計(jì)的本質(zhì)。

　　（3）系統(tǒng)原則。

　　系統(tǒng)原則希望讀者能夠通過全局、整體上把握設(shè)計(jì)，從而提高設(shè)計(jì)質(zhì)量，優(yōu)化設(shè)計(jì)效果。

　　（4）同步設(shè)計(jì)原則。

　　同步設(shè)計(jì)原則是設(shè)計(jì)時(shí)序穩(wěn)定的基本要求，也是高速PLD設(shè)計(jì)的通用法則。