為以16奈米以下的制程節點生產IC裝置，半導體制造商整合了許多新技術，包括多重圖形、隔離層間距分割、3D邏輯與內存結構、新材料與復雜光罩。 與這些創新技術相關的挑戰為半導體業界帶來了巨大的成本壓力。 在這樣的環境中，高良率與快速提升良率在幫助半導體制造商保持盈利能力方面至關重要。 制程控制(process control)在過去30年，透過提供早期識別嚴重制程問題所需的檢測與度量技術幫助IC制造商提升良率。 隨著IC裝置設計節點隨時間收縮，制程控制系統透過實現支持檢測抑制良率與可靠性的缺陷及制程變化的創新技術跟上步伐。 例如KLA-Tencor的光學晶圓檢測系統在過去的30年已從使用鎢鹵素(tungsten-halogen)光源、現成的顯微物鏡和傳感器，發展成利用比太陽更亮的雷射激發寬帶光源、與步進機應用相同復雜的光學組件，以及比數字相機快1,000倍的客制化傳感器。 目前的寬帶電漿光學圖形化晶圓檢測裝置，能夠檢測到10奈米的缺陷─那只比DNA鏈的直徑大四倍；要在12吋(300mm)晶圓片上的所有晶粒中檢測這些缺陷，困難度相當于在像是美國加州那么大的區域范圍中，尋找散落距離可達數英哩的數百個硬幣─而且是在1小時之內。 用于生產目前尖端裝置的多種技術為制程控制帶來了挑戰。 檢測與度量系統需能從較小的缺陷和制程/圖樣變化中擷取訊號，這些擷取通常在具有高長寬比特征的復雜3D結構上進行。 隨著新材料的使用和制程變化性的增加，訊號擷取需要在背景噪聲更強的環境中進行。 此外，隨著使用多重圖形和更多的制程步驟，檢測與度量工具需要提高生產率，以便能執行足夠用于檢測偏差的生產監控。 例如，使用多重圖形技術生產的FinFET晶體管需要使用借助于先進檢測和度量系統的制程控制策略，這些系統整合了設計信息并能夠產生應對較小的嚴重缺陷、3D結構和窄制程容許范圍(process window)所需的靈敏度。 此外，檢測與度量解決方案也必須提高生產率，以便經濟有效地監控使用多重圖形制造FinFET晶體管相關的、越來越多的制程步驟。 這些挑戰推動了創新，催生能早期發現設計、圖形化或制程問題的獨特制程控制技術和解決方案；這類方案對于IC制造商至關重要，因為它能夠實現今日的尖端技術，以及未來能以更低風險與成本達到最大化提升良率與組件性能的技術。 制程控制的價值 做為制程控制核心的檢測與度量系統并不是用來制造IC裝置，因為它們不會添加/移除材料或者制作圖形；但制程控制對制造具備高良率的可靠組件至關重要，并非多余步驟。 透過查找缺陷和測量關鍵參數，檢測與度量系統可監控制造組件所需的數百個步驟。 這些制程控制措施可幫助晶圓廠的工程師在出現偏差時確定制程問題并解決問題。 制程控制從根本上與良率相關聯，因為晶圓廠不透過檢測與度量，幾乎無法查明影響良率的制程問題。 快速提高良率從而快速將產品推向市場，對芯片制造商至關重要─良率提升有任何延誤都會影響營收，并有可能影響用于研發的未來投資以及下一代產品的發表。 透過實施諸如強大的制程控制策略等步驟，晶圓廠能縮短開發時間、加快生產速度和提高產品良率。 事實上，芯片制造商可從制程控制獲得的價值有多種形式，包括：強大的投資回報、更低的制造成本與風險、更高的營收、更快的獲利速度、改善的產品周期、更高的利潤以及業務連貫性。 為讓讀者對制程控制價值有更進一步了解，我們收集了「制程控制的十個基本事實」(圖1)。 透過這十個事實來了解制程控制的基本特性，晶圓廠可以實施用于確定嚴重缺陷、查找偏差和減少變異來源的策略。 圖1 制程控制對半導體 IC 產業的十個基本事實。 有鑒于先進組件和制程整合日益升高的復雜度，晶圓廠在發展時必須考慮的最關鍵的事實為：制程控制需求會隨著設計規則演進而增加。 如圖 2所示，制程步驟數量從16/14奈米節點開始急遽增加；隨著制程步驟的增加，所有步驟都必須為偏差、缺陷密度和變化性設定更高的標準。 圖2 制程步驟從16/14奈米節點開始隨設計規則微縮而急遽增加。 若每一個步驟的良率均保持在28奈米節點的水平，那么每個較小設計節點的預測累積良率將降低(圖3)。 考慮到這種良率損失的復合性質，晶圓廠須在每個獨立的制程步驟中保持更嚴格的控制和更低的缺陷密度。 圖3 隨著制程步驟的增加，如果每步驟良率均保持在28奈米的水平，則先進設計節點的預測累計良率將降低。 這驅動對新制程控制策略的需要，這些策略不僅可檢測出嚴重影響良率的缺陷和微妙的制程變化，還可讓工程師增加檢測與度量樣本。 此類制程控制能力支持對越來越多制程步驟的直接監測，以及快速檢測對晶圓制造成本具有顯著影響的偏差。 因應未來制程控制挑戰的策略 在朝16奈米以下設計節點進軍時，半導體制造商面臨摩爾定律(Moore's Law)的諸多挑戰。 在技術層面上，存在與整合新技術相關的諸多復雜因素(如多重圖形、3D結構、新材料、復雜光罩、制程步驟的數量增加)。 在經濟層面上，這些多種技術融合讓晶圓廠控制成本的壓力更大；晶體管成本與比例因子(scaling factor)、制造成本和良率有關。 隨著制造、設計、開發和微影成本的增加，半導體制造商取得摩爾定律成本目標的最佳解決方案為快速提升良率。 在嘗試快速提升良率時，IC制造商必須克服圍繞設計強韌度與制程容許范圍的諸多問題。 在設計層面上，工程師必須能夠發現和評估設計缺點，以便推動改進，從而確保裝置設計與制造技術在生產中是穩定的。 在16奈米以下的設計節點中，所需的圖形重迭預算(pattern overlay budget)為小于等于4.5奈米，臨界尺寸規格為~2奈米，制程容許范圍極窄。 為推動滿足這些嚴格的圖形化規格(圖4)所需的變更，工程師需要了解圖形化錯誤的整廠性來源(fab-wide sources)和變異性對制程容許范圍的影響。 圖4 對于先進多重圖形技術，圖形化錯誤的來源是整廠性的─同時發生在微影單元的內部與外部。 為滿足極為嚴格的重迭與臨界尺寸規格，工程師必須設法減少制程變化的整廠性來源。 對于在成本目標中應對復雜技術挑戰的這一環境，制程控制至關重要。 開發必要的制程控制解決方案具有挑戰─這需要巨大的創新和在半導體業界多個部門之間的密切協作。 這不僅對開發可提供先進的檢測與度量系統效能的新技術很重要，也對追求朝向全面性制程控制解決方案的創新至關重要─這些策略將制程控制系統結合在一起，從而使它們可以在晶圓廠中連同智能分析系統共同處理所產生的大量復雜數據。 這些制程控制「系統中的系統」，可幫助晶圓廠透過快速設計驗證和制程容許范圍發現、擴展和控制快速提升良率。 缺陷發現的目標為檢測和識別嚴重影響良率的缺陷，以突顯開發階段的設計問題和生產階段的制程漂移。 發現系統(discovery system)憑借寬帶電漿光學缺陷檢測系統上的NanoPoin技術利用設計信息發現最嚴重影響良率的圖樣缺陷。 Surfscan SP5無圖形(unpatterned)晶圓檢測系統透過檢測微小的原片缺陷來幫助避免良率問題，這些缺陷可能扭曲先進3D組件(如FinFET晶體管和垂直NAND閃存)的后續薄膜與圖形結構。 最后，eDR-7110電子束審查與分類系統可以確定2920系列與Surfscan檢測器所檢測到的缺陷。 透過生成有關嚴重奈米級缺陷的綜合信息，缺陷發現解決方案可幫助晶圓廠的工程師描述、優化和監控先進制程，以便縮短上市時間。 5D圖形化解決方案的目標是幫助IC制造商在先進組件上實現最佳的圖形化。 借助目前復雜的多重圖形與隔離層間距分割技術，圖形化錯誤不再與微影單元有關。 圖形化錯誤可能來自整廠性來源，如與掃描儀焦點錯誤直接有關的CMP所導致的晶圓變形。 5D解決方案利用多種類型的度量系統來確定和控制圖形化變異的整廠性來源，并透過智能分析系統來處理產生的數據。 該系統解決方案的關鍵組成部分為回饋(feed back)和前饋(feed forward)度量數據能力(圖5)。 回饋回路已用于多個設計節點。 圖5 KLA-Tencor的5D圖形化控制解決方案透過實施多個數據回路來幫助優化圖形化。 現有的回饋回路(藍)已存在于多個設計節點中，并對制程變化進行檢測和補償。 經過優化的新回饋回路(綠)可以更早地偵測制程變化。 創新的前饋回路(橙)利用度量系統從源頭測量變更，然后將該數據前饋至后續制程步驟。 這種利用整廠性全面測量值與智能回饋組合以及前饋控制回路的5D解決方案，可幫助晶圓廠的工程師擴大制程容許范圍并減輕這些窗口中的變化，最終獲得更好的圖形化結果。 這些綜合制程控制解決方案對IC業界的成功至關重要，它們透過使工程師可以更快和更經濟有效地解決廣泛的制程問題來實現高良率并快速提高良率。 在發展時必須維持創新與協作生態系統，以確保可以開發出能夠應對IC制程與成本挑戰的新制程控制系統與解決方案。 文章轉載自： (mbbeetchina)