隨著微電子技術的快速發展，復雜的數字信號處理技術正被應用于各個領域，特別是在通信技術中應用越來越廣泛，FFT算法已成為通信中不可或缺的一環。近些年，通信技術對高速和實時性要求越來越高，為了滿足通信0益增長的通信需求，OFDM和MIMO融合的趨勢已是大勢所趨，OFDM技術可以提高頻譜利用率，MIMO 技術可以成倍提高系統容量。由于兩者的融合，關于FFT的研究也逐漸由單路FFT向可配置的多路FFT方向發展，月前很多通信協議中都已應用到可配置的多路FFT，如LTE協議。

　　本文對FFT處理器進行了詳細研究，研究了當的各種重要算法和結構。研究者們對于FFT算法的研究已很成熟，很難取得突破，所以本文從結構和實現角度去研究FFT處理器。本文結合算法研究不同FFT處理器結構的特點，重點研究了流水線結構： MDC和ISDF結構。為了滿足低面積的應用需求，選擇以SDF為基本結構進行優化，設計了兩種低面積多路T處理器結構，簡稱為結構A和結構B.結構A基于基-2*算法，結構B基于基-8和基-16算法，雖然算法不同，但都是通過數據流控制策略實現多路FFT處理器中常系數乘法器的復用，提高乘法器利用率，減少乘法器的使用，以達到減少面積和功耗的效果。文中對結構A和結構B以及其他典型結構進行了比較。

　　本文選擇結構B為基本結構，對LTE中的可配置FFT處理器進行了設計，根據LTE中的協議，選擇合適的算法。在具體設計LTE中可配置FFT處理器時，將整體設計分為數據流和控制流兩部分，有利于實現和調試，數據流工作在30.72MHz，將主要的存儲器部分工作在122.88 MHz的同步時鐘頒率上。以保證功能和降低面積為目標，合理拆分合并存儲器，選擇合適類型的RAM，提高RAM的利用率，達到復用RAM和降低芯片而積的日的。旋轉因子采用1/8 域表示，提高旋轉因子的利用率，減少ROM的使用。最終設計了LTE中的低而積可配置FFT處理器，并且該處理器具有很好的可配置性，不僅可以根據LTE協議選擇合適長度的FFT，還從信喚比和功耗角度向外部提供了可配置性。

　　本文最后搭建FPGA測試平合，對設計的LTE中可配置FFT處理器進行了實：現、驗證與測試，最終實現的FFT處理器在Xilinx開發板上測試通過。
?