使用verilog實(shí)現(xiàn)多功能數(shù)字時(shí)鐘的設(shè)計(jì)資料說(shuō)明
資料介紹
多功能數(shù)字鐘是采用數(shù)字電路實(shí)現(xiàn)用數(shù)字顯示時(shí)間的計(jì)時(shí)裝置。主要由振蕩器、分頻器、計(jì)時(shí)器、譯碼顯示及擴(kuò)展電路幾部分構(gòu)成。具有時(shí)間顯示、校時(shí)校分及鬧鐘設(shè)置、整點(diǎn)報(bào)時(shí)等擴(kuò)展功能并且具有走時(shí)準(zhǔn)確、顯示直觀、穩(wěn)定等優(yōu)點(diǎn)深受人們喜愛。
在QuartusⅡ軟件平臺(tái)下,運(yùn)用verilog硬件描述語(yǔ)言和DE2來(lái)實(shí)現(xiàn)數(shù)字時(shí)鐘功能。數(shù)字時(shí)鐘包括組合邏輯電路和時(shí)序電路,能夠正確顯示時(shí)、分、秒,并有校時(shí)、暫停功能,要求在數(shù)碼管上正確顯示。
在完成基本要求的基礎(chǔ)上,可進(jìn)一步增加功能、提高性能,如增加鬧鈴功能。
2.實(shí)驗(yàn)思想
本實(shí)驗(yàn)的難點(diǎn)主要在于如何使時(shí)鐘正確顯示,并在數(shù)碼管上顯示,在實(shí)驗(yàn)過程中,在輸出波形時(shí)出現(xiàn)了問題,50MHz太大,波形輸出所需時(shí)間太長(zhǎng),最后新建了一個(gè)文件,將輸入時(shí)鐘脈沖改為1Hz,這樣波形輸出所需時(shí)間就大大減少,順利完成本實(shí)驗(yàn)。
1.設(shè)計(jì)原理
數(shù)字時(shí)鐘是一個(gè)對(duì)標(biāo)準(zhǔn)頻率(1Hz)進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。數(shù)字時(shí)鐘分為分頻器、時(shí)計(jì)數(shù)器、分計(jì)數(shù)器、秒計(jì)數(shù)器,當(dāng)秒計(jì)數(shù)器計(jì)滿60后觸發(fā)分計(jì)數(shù)器,分計(jì)數(shù)器計(jì)滿60后觸發(fā)時(shí)計(jì)數(shù)器,當(dāng)計(jì)滿24小時(shí)后又開始下一輪循環(huán)。通過校時(shí)電路可對(duì)分和時(shí)進(jìn)行校正,通過暫停鍵實(shí)現(xiàn)暫停功能。數(shù)字時(shí)鐘要完成顯示需要6個(gè)數(shù)碼管,數(shù)碼管顯示要用到7段數(shù)碼顯示譯碼器程序來(lái)正確顯示時(shí)間。
- 多功能數(shù)字時(shí)鐘設(shè)計(jì)資料下載 73次下載
- 使用Verilog HDL實(shí)現(xiàn)數(shù)字時(shí)鐘設(shè)計(jì)的詳細(xì)資料說(shuō)明 29次下載
- 設(shè)計(jì)數(shù)字時(shí)鐘的設(shè)計(jì)報(bào)告 42次下載
- 使用verilog語(yǔ)言實(shí)現(xiàn)電子時(shí)鐘的資料合集 6次下載
- 單片機(jī)實(shí)現(xiàn)多功能時(shí)鐘的電路圖免費(fèi)下載
- 基于CPLD的多功能數(shù)字時(shí)鐘的電路原理圖免費(fèi)下載 12次下載
- FPGA視頻教程之Verilog基礎(chǔ)的詳細(xì)資料說(shuō)明 37次下載
- Verilog教程之Verilog的命令格式資料說(shuō)明 31次下載
- 基于Quartus II平臺(tái)的多功能數(shù)字鐘的設(shè)計(jì) 142次下載
- 多功能數(shù)字時(shí)鐘設(shè)計(jì)資料 0次下載
- 多功能數(shù)字時(shí)鐘設(shè)計(jì) 0次下載
- LED點(diǎn)陣多功能數(shù)字時(shí)鐘V2.1版 0次下載
- FPGA實(shí)現(xiàn)數(shù)字時(shí)鐘 182次下載
- 基于Verilog HDL設(shè)計(jì)的多功能數(shù)字鐘
- 多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn)
- 例說(shuō)Verilog HDL和VHDL區(qū)別 2096次閱讀
- 多功能測(cè)試探針電路原理圖 1148次閱讀
- JK觸發(fā)器與T觸發(fā)器的Verilog代碼實(shí)現(xiàn)和RTL電路實(shí)現(xiàn) 3735次閱讀
- 詳解數(shù)字設(shè)計(jì)中的時(shí)鐘與約束 2689次閱讀
- 使用Verilog/SystemVerilog硬件描述語(yǔ)言練習(xí)數(shù)字硬件設(shè)計(jì) 1484次閱讀
- 基于12864液晶屏實(shí)現(xiàn)多功能數(shù)字時(shí)鐘的實(shí)驗(yàn)設(shè)計(jì) 2802次閱讀
- 如何制作一個(gè)多功能便攜時(shí)鐘? 5551次閱讀
- verilog是什么_verilog的用途和特征是什么 4.4w次閱讀
- 基于fpga的數(shù)字時(shí)鐘設(shè)計(jì)應(yīng)用 1.6w次閱讀
- 單片機(jī)多功能數(shù)字時(shí)鐘設(shè)計(jì)電路大全(五款單片機(jī)多功能數(shù)字時(shí)鐘設(shè)計(jì)電路) 2.2w次閱讀
- Verilog實(shí)現(xiàn)74LS194芯片設(shè)計(jì)程序 6535次閱讀
- verilog實(shí)現(xiàn)定時(shí)器函數(shù) 9990次閱讀
- 數(shù)字時(shí)鐘管理模塊與嵌入式塊RAM 1720次閱讀
- cordic算法verilog實(shí)現(xiàn)(簡(jiǎn)單版) 3203次閱讀
- 家用多功能定時(shí)插座 3419次閱讀
下載排行
本周
- 1電子電路原理第七版PDF電子教材免費(fèi)下載
- 0.00 MB | 1490次下載 | 免費(fèi)
- 2單片機(jī)典型實(shí)例介紹
- 18.19 MB | 92次下載 | 1 積分
- 3S7-200PLC編程實(shí)例詳細(xì)資料
- 1.17 MB | 27次下載 | 1 積分
- 4筆記本電腦主板的元件識(shí)別和講解說(shuō)明
- 4.28 MB | 18次下載 | 4 積分
- 5開關(guān)電源原理及各功能電路詳解
- 0.38 MB | 10次下載 | 免費(fèi)
- 6基于AT89C2051/4051單片機(jī)編程器的實(shí)驗(yàn)
- 0.11 MB | 4次下載 | 免費(fèi)
- 7藍(lán)牙設(shè)備在嵌入式領(lǐng)域的廣泛應(yīng)用
- 0.63 MB | 3次下載 | 免費(fèi)
- 89天練會(huì)電子電路識(shí)圖
- 5.91 MB | 3次下載 | 免費(fèi)
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 2PADS 9.0 2009最新版 -下載
- 0.00 MB | 66304次下載 | 免費(fèi)
- 3protel99下載protel99軟件下載(中文版)
- 0.00 MB | 51209次下載 | 免費(fèi)
- 4LabView 8.0 專業(yè)版下載 (3CD完整版)
- 0.00 MB | 51043次下載 | 免費(fèi)
- 5555集成電路應(yīng)用800例(新編版)
- 0.00 MB | 33562次下載 | 免費(fèi)
- 6接口電路圖大全
- 未知 | 30320次下載 | 免費(fèi)
- 7Multisim 10下載Multisim 10 中文版
- 0.00 MB | 28588次下載 | 免費(fèi)
- 8開關(guān)電源設(shè)計(jì)實(shí)例指南
- 未知 | 21539次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935053次下載 | 免費(fèi)
- 2protel99se軟件下載(可英文版轉(zhuǎn)中文版)
- 78.1 MB | 537791次下載 | 免費(fèi)
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420026次下載 | 免費(fèi)
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234313次下載 | 免費(fèi)
- 5Altium DXP2002下載入口
- 未知 | 233045次下載 | 免費(fèi)
- 6電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191183次下載 | 免費(fèi)
- 7十天學(xué)會(huì)AVR單片機(jī)與C語(yǔ)言視頻教程 下載
- 158M | 183277次下載 | 免費(fèi)
- 8proe5.0野火版下載(中文版免費(fèi)下載)
- 未知 | 138039次下載 | 免費(fèi)
評(píng)論
查看更多