嵌入式系統的應用領域越來越廣泛，干擾或者惡劣環境常影響嵌入式系統運行的穩定性和可靠性。Reset是維護系統穩定的一個關鍵因素，正確地設計復位電路，巧妙地應用復位操作，能使整個系統更可靠、穩定地運行。本文結合實際項目經驗分析Reset的相關應用與設計，展示Reset對系統穩定性的重要性。
　　引言
　　在嵌入式系統電子設備的運行中，當出現程序跑飛的情況或程序跳轉時，可用手動或自動的方法發信號給硬件特定接口，使軟件的運行恢復到特定的程序段運行，這一操作就是復位（Reset）；這一過程中，手動或自動發給硬件特定接口的信號，就是復位信號。為了克服系統由于內因（時鐘振蕩源的穩定性）和外因（射頻干擾）所引起的運行不穩定的情況，在嵌入式系統軟件和硬件上，必須作相應的處理和保護。復位操作是一種行之有效的保護措施，同時復位系統本身也是引起嵌入式系統運行不穩定的因素，在設計時需特別注意。
　　本文結合筆者親身經歷的實例來說明Reset的重要性，巧妙地運用Reset使系統工作更穩定可靠。
　　1 Reset方式及手段
　　在嵌入式應用系統中，復位操作包括兩個方面——處理器本身的復位和系統中外設（外接功能模塊）的復位，如圖1所示。
　　
　　總的說來，嵌入式復位方式主要分硬件復位和軟件復位。硬件復位，即采用硬件的手段、通過硬件復位信號對系統處理器或者外設進行復位。只要在RST端出現一定時間（具體看系統和處理器的機器周期）的復位電平信號，由CPU采樣復位信號，啟動復位時序，即可完成復位操作。硬件復位一般包括上電復位、按鍵復位、電壓監控復位和看門狗復位等，這些復位信號，在系統設計時可用邏輯電路組合起來加載到系統的RST端。軟件復位，即通過軟件手段，在軟件框架里對系統復位，重新初始化系統。
　　按處理器內外來劃分，又分為芯片內復位和芯片外復位。于是，硬件復位又分外部硬件復位和內部硬件復位。
　　對于硬件復位，按復位信號電平高低又可分為高電平復位和低電平復位。高電平復位是高電平有效，并在復位脈沖的下降沿完成復位過程；低電平復位是低電平有效，并在復位脈沖的上升沿完成復位。具體用什么復位信號，視嵌入式系統本身而定，但大多采用低電平復位，這與TTL的功耗有關，因為TTL電路中高電平的吸收電流要遠小于低電平的吸收電流。
　　2上電復位的實現及穩定性設計
　　2.1上電復位
　　上電復位（Power On Reset，POR），即系統上電時通過復位電路，在RST引腳提供一個足夠長時間的復位電平信號，直至系統電源穩定后，再撤銷復位電平。在嵌入式系統中，上電復位是系統啟動初始化復位，全面而系統地復位處理器內的所有邏輯單元與模塊，將初始化內部邏輯操作，如存儲器控制器、中斷控制器和I/O引腳等的配置。
　　
　　上電復位是保證嵌入式系統正常運行的基本操作。通常處理器芯片內部自帶上電復位電路，圖2（a）所示為某MCU（微控制器）Reset引腳示意圖，內部自帶上電復位電路。MCU芯片上電時，片內POR將產生內部復位信號以初始化芯片內的數字模塊，其時序如圖2（b）所示。
　　有的處理器芯片通過在片外添加RC延時電路來得到上電復位信號。RC復位電路的復位脈沖寬度由芯片要求的復位時間決定，持續時間取決于RC電路參數，電容太大復位時間很長，電容太小復位時間不夠，不足以穩定復位。
　　2.2上電復位失效及應對措施
　　實際工作時，由于各方面的原因，上電復位會失效。由于受到干擾、電源波動、誤操作等原因，短暫的電壓下降造成供電恢復時由于電壓沒有滿足POR的發生條件，復位端的低電平復位信號無法再次啟動系統重新復位工作，此時會出現系統死機；電源二次開關時間間隔太短時，復位不可靠；當電源電壓中有浪涌現象時，可能在浪涌消失后不能產生復位脈沖。這些現象盡管并不頻繁，但對于某些特殊應用場景，如不能隨時進行手動復位的遠程自動控制系統，卻是致命的。
　　出現失效時，常采用提高復位門限來應對，使復位門限位于處理器正常工作電壓范圍內，且接近處理器正常工作時的最低門限。另一應對措施是延長復位信號時間，讓復位信號在電壓值恢復后維持足夠長的時間。電源穩定后還要經過一定的延時才撤銷復位信號，以防止電源開關或電源捕頭分一合過程中引起的抖動影響復位。另外，為了解決電源毛刺和電源緩慢下降（電池電壓不足）等問題引起的POR不可靠現象，有設計人員在RC電路中增加了二極管放電回路，在電源電壓瞬間下降時使電容迅速放電，這樣，一定寬度的電源毛刺也可令系統可靠復位。