本文分析了基于芯核的嵌入式CPU 設(shè)計(jì)的特點(diǎn)，提出了設(shè)計(jì)基于ARM 核的嵌入式CPU內(nèi)AHB 接口存在的空洞問(wèn)題。結(jié)合體系的設(shè)計(jì)，給出了通過(guò)改進(jìn)AHB 總線解決這些空洞的方法。最后討論了嵌入式CPU 在硬件上對(duì)AHB 接口的實(shí)現(xiàn)。

　　基于芯核的設(shè)計(jì)方法是 IC 設(shè)計(jì)中的復(fù)雜系統(tǒng)特別是片上系統(tǒng)SOC 的主流設(shè)計(jì)方法。基于芯核的嵌入式CPU 的設(shè)計(jì)特點(diǎn)在于它與相關(guān)應(yīng)用的緊密結(jié)合，從而呈現(xiàn)結(jié)構(gòu)多樣性和應(yīng)用靈活性，因此它不同于以PC 為代表的自主式微處理器設(shè)計(jì)。不同的應(yīng)用中嵌入式微處理器的結(jié)構(gòu)和性能指標(biāo)不同，它不存在軟件兼容性的限制，但往往要在設(shè)計(jì)中重點(diǎn)考慮速度和低功耗以及對(duì)各種接口的支持。為了獲得最優(yōu)的性能價(jià)格比，當(dāng)前絕大部分基于芯核的嵌入式微處理器在設(shè)計(jì)中采用RISC 體系結(jié)構(gòu)。與CISC 體系結(jié)構(gòu)相比，RISC 體系結(jié)構(gòu)的微處理器的設(shè)計(jì)特點(diǎn)在于可以以最小的硬件開銷來(lái)獲得極高的速度，同時(shí)也能更好滿足低功耗的設(shè)計(jì)要求。就設(shè)計(jì)難度而言，RISC 體系結(jié)構(gòu)的微處理器遠(yuǎn)比CISC 體系結(jié)構(gòu)的微處理器簡(jiǎn)單。得到廣泛應(yīng)用的典型 RISC 體系結(jié)構(gòu)微處理器結(jié)構(gòu)主要有ARM、PowerPC 兩大類，由于ARM 公司提供的ARM 芯核具有優(yōu)良性能，基于ARM 核的嵌入式CPU設(shè)計(jì)成為商家主要的設(shè)計(jì)選擇。