全球存儲(chǔ)市場(chǎng)對(duì)高密度 NAND 閃存的需求不斷增長(zhǎng)。目前，這一需求已通過(guò)許多發(fā)展得到滿足，不僅體現(xiàn)在當(dāng)今閃存控制器的功能上，而且尤其是在過(guò)去十年中一直處于存儲(chǔ)討論和發(fā)展中心的 3D NAND 架構(gòu)。

隨著工業(yè)物聯(lián)網(wǎng) (IIoT)、智能工廠、自動(dòng)駕駛汽車和其他數(shù)據(jù)密集型應(yīng)用程序的不斷發(fā)展，這些苛刻應(yīng)用程序的數(shù)據(jù)存儲(chǔ)要求變得更具挑戰(zhàn)性。雖然與傳統(tǒng) HDD 相比仍然存在價(jià)格溢價(jià)，但 3D 架構(gòu)的發(fā)展正在將閃存存儲(chǔ)帶入更廣泛的市場(chǎng)，因?yàn)樗呖蓴U(kuò)展性并且變得更實(shí)惠。

3D 技術(shù)：浮柵與電荷陷阱技術(shù)

自 1980 年代在 SLC 閃存的 2D 平面景觀中出現(xiàn)以來(lái)，閃存驅(qū)動(dòng)器一直在使用?浮柵技術(shù)。3D 技術(shù)將事物帶入了第三維度，并帶來(lái)了新的挑戰(zhàn)和對(duì)電荷陷阱等編程技術(shù)的回歸，供應(yīng)商開始重新考慮用于企業(yè)級(jí) SSD。雖然大多數(shù) 3D 制造商現(xiàn)在已經(jīng)轉(zhuǎn)向電荷陷阱技術(shù)以實(shí)現(xiàn)更好的耐用性和可擴(kuò)展性，但平面技術(shù)仍然主要使用浮柵技術(shù)來(lái)存儲(chǔ)數(shù)據(jù)。

有人認(rèn)為，基于電荷陷阱技術(shù)的 NAND 閃存不太容易受到損壞和泄漏的物理影響。這直接影響驅(qū)動(dòng)器上的錯(cuò)誤率和剩余編程/擦除 (P/E) 周期等方面。然而，電荷陷阱也面臨著數(shù)據(jù)保留方面的挑戰(zhàn)，尤其是在較高溫度下，這在汽車領(lǐng)域中是一個(gè)重大問(wèn)題，因?yàn)槌惺茌^高溫度是質(zhì)量要求。

浮柵簡(jiǎn)圖

電荷陷阱的簡(jiǎn)單示意圖（來(lái)源：東芝）

無(wú)論是電荷陷阱還是浮柵技術(shù)，從任何給定主機(jī)系統(tǒng)發(fā)送到 NAND 閃存的數(shù)據(jù)都需要由閃存控制器管理。這就是為什么高度可靠的控制器是高性能系統(tǒng)不可或缺的一部分。3D 架構(gòu)為高密度閃存開辟了道路，但基于該技術(shù)的存儲(chǔ)應(yīng)用現(xiàn)在對(duì)更高水平的可靠性和數(shù)據(jù)保留的需求越來(lái)越大，只有通過(guò)高端控制器才能實(shí)現(xiàn)。歸根結(jié)底，閃存控制器的選擇是實(shí)現(xiàn)更高耐用性和壽命的關(guān)鍵。

為什么選擇 3D 技術(shù)：縮放的經(jīng)濟(jì)學(xué)

一種明顯的解決方案是使存儲(chǔ)單元更小。閃存已經(jīng)從 120 nm 制造工藝發(fā)展到今天使用的 14 或 15 nm 工藝。這種縮放使容量增加了大約 100 倍（因此降低了每比特成本）。但是，我們正在達(dá)到半導(dǎo)體工藝的縮放極限。

另一種方法是在每個(gè)存儲(chǔ)單元中存儲(chǔ)更多的數(shù)據(jù)位。最初的單級(jí)單元變成了多級(jí)單元 (MLC)，它在每個(gè)單元中存儲(chǔ)了四個(gè)不同級(jí)別的電荷，相當(dāng)于兩個(gè)數(shù)據(jù)位。從那時(shí)起，閃存被設(shè)計(jì)為在每個(gè)單元中存儲(chǔ)三位（三級(jí)單元，TLC）和四位（四級(jí)單元，QLC）。這種方法存在一些問(wèn)題：需要更精確地控制和測(cè)量存儲(chǔ)的電荷，這使得讀取和寫入速度稍慢且更容易出錯(cuò)。然而，密度的增加和每比特成本的相應(yīng)降低使得它在某些應(yīng)用中是值得的。

為了滿足提高存儲(chǔ)密度的需求，閃存制造商現(xiàn)在已經(jīng)進(jìn)入第三維度。在 3D 架構(gòu)中，構(gòu)建多層存儲(chǔ)單元以在硅中創(chuàng)建 3D 結(jié)構(gòu)。這樣可以為相同的表面積提供更多的存儲(chǔ)空間。3D 架構(gòu)是通過(guò)在硅片中垂直構(gòu)建單元層來(lái)制造的。這需要更復(fù)雜的制造工藝，但可以大大提高存儲(chǔ)密度，并避免與較小特征尺寸相關(guān)的問(wèn)題。

3D flash示意圖（來(lái)源：東芝）

重要的是要承認(rèn)，更復(fù)雜的制造過(guò)程不僅僅被存儲(chǔ)密度的增加所抵消。例如，即使該工藝使晶圓成本翻倍，將存儲(chǔ)密度提高 10 倍或 100 倍也會(huì)導(dǎo)致每比特成本顯著降低。

未來(lái)是什么樣子的

當(dāng)前的 3D 架構(gòu)使用多達(dá) 176 層。盡管目前似乎對(duì)層數(shù)沒(méi)有任何硬性物理限制，但要遠(yuǎn)遠(yuǎn)超出這個(gè)范圍，可能需要結(jié)合不同的開發(fā)方法將 3D 裸片堆疊在一起。最近的文章討論了行業(yè)領(lǐng)導(dǎo)者計(jì)劃在晶圓工藝中堆疊兩個(gè) 128 層以實(shí)現(xiàn) 256 層。

過(guò)去十年中 3D 架構(gòu)的發(fā)展使大容量閃存驅(qū)動(dòng)器在全球范圍內(nèi)更容易實(shí)現(xiàn)。盡管這項(xiàng)技術(shù)在性能、壽命和使更高密度電池（TLC、QLC）更可靠的能力方面帶來(lái)了許多好處，但它也與復(fù)雜且極其昂貴的制造工藝相結(jié)合。

結(jié)論

雖然這些制造工藝已經(jīng)被存儲(chǔ)密度的增加所抵消，但向更高密度單元結(jié)構(gòu)的轉(zhuǎn)變使得對(duì)更高質(zhì)量閃存控制器的需求在實(shí)現(xiàn)存儲(chǔ)系統(tǒng)中所選 NAND 閃存的全部潛力方面更加不可或缺。當(dāng)考慮到整個(gè)數(shù)據(jù)存儲(chǔ)領(lǐng)域中截然不同的用例時(shí)，這一概括性陳述就更加相關(guān)：從移動(dòng)設(shè)備中的消費(fèi)級(jí) eMMC 到服務(wù)器場(chǎng)中的高性能 SSD，再到工業(yè)自動(dòng)化工廠中的安全驅(qū)動(dòng) PLC。每個(gè)用例都有不同的需求，為了更好地了解 3D NAND 閃存如何使存儲(chǔ)系統(tǒng)受益，我們建議與閃存控制器供應(yīng)商聯(lián)系，他們可以詳細(xì)解釋這一點(diǎn)。

審核編輯 黃昊宇