??自從IEEE StdTM 802.3af以太網絡供電 （Power-over-Ethernet，PoE）標準于2003年6月通過后，已有數百萬臺具備PoE功能的VoIP電話、無線接入點（WAP）和安全攝影機在世界各地銷售。PoE能夠方便地同時提供數據與電源功能，所以許多應用現在都開始內置這項功能，例如銷售點終端裝置（POS）、網絡傳感器和樓宇自動化。以太網絡供電設備（PSE）和用電裝置 （PD）等PoE產品的出貨量預計到2008年將超過一億。 ??把多顆分立的高壓元器件整合在一起有助于發展更小、更精簡和成本更低的PoE用電裝置解決方案。例如PWM開關穩壓器的橋式二極管、瞬時電壓抑制器（TVS）和功率MOSFET就是很好的整合目標，只不過由于高壓元器件的整合極為復雜，廠商通常不會把它們集成到同一顆芯片。本文將介紹把這些元器件整合到PoE用電裝置接口和電源管理控制器時所需考慮的系統層級需求以及它們可能帶來的好處。 ??現有解決方案 ??PoE產品的用電裝置接口已從早期的分立式設計演進到現在的單芯片解決方案，這類解決方案整合了IEEE 802.3af標準所要求的偵測、分類和熱交換功能以及直流電源轉換所需的脈沖寬度調制器（PWM）。圖1就是典型的解決方案，其中包括典型隔離式電源所需的外部元器件。 ?? ??圖1 傳統的PoE用電裝置接口與交換式穩壓器（未整合高壓元器件） ??返馳式穩壓器架構的應用很廣泛，因為它能在PSE設備和PD裝置的電源供應之間提供電氣隔離，同時支持VoIP電話和無線接入點等目前兩種主要PoE應用的2～10W電源需求。許多PD應用需要多個穩壓電源，因此它們常利用多繞組變壓器、LDO或后降壓穩壓器產生電壓給PD裝置的無線電、處理器和其他子系統。 ??典型的解決方案約需35～50顆外接元器件。其中雖有很多是較低價的電阻和電容，但仍有大約8～10顆的高電壓或大電流有源元器件會增加面積和用料成本。這些元器件是： ??● 輸入電源端的橋式二極管，它們可能包含6～8顆分立二極管或兩個整合式全橋整流器 （圖1的B1和B2） ??● 瞬時電壓抑制器 （TVS），通常是一顆SMAJ58A或類似的齊納箝位二極管（圖1中的D1） ??● 開關穩壓器的功率MOSFET，隨著PWM架構不同可能有1或2顆元器件（圖1中的M1） ??把高壓元器件整合到PD裝置接口不僅使得PD裝置的設計更簡單，還能將外部元器件減至最少。我們只要分析這三種元器件在PD裝置的工作方式、相關的IEEE StdTM 802.3af規格 （它們會決定所需的效能）以及哪些工藝技術可以整合這些高電壓功能，就能了解這種做法的優點。 ??輸入端橋式二極管與浪涌抑制箝位 ??橋式二極管和浪涌抑制器（TVS）通常是分立的外接元器件，負責在嚴苛的PoE操作環境中提供重要的電路保護功能。橋式二極管的功能雖然相當直接，但當它用于PD裝置接口的輸入電源端時卻須提供下列重要功能。 ??● 無論纜線的電源極性為何，都能高效率將PSE設備的電源連接到PD裝置接口。 ??● 安全處理IEEE StdTMn 802.3af標準所定義的整個操作電壓和電流范圍。 ??● 在TVS二極管的配合下，承受IEC-60060所定義或纜線放電所造成的破壞性瞬時浪涌。 ??從操作電壓范圍的角度來看，橋式二極管只需將44～57V的直流電源從PSE設備連接到PD裝置接口。對于中間抽頭接點（CT1/CT2），802.3af規格則要求PD裝置必須接受任何一種極性的電源。這項要求使得CT1和CT2接腳必須使用4顆二極管組成的全橋式電路，它們通常會連接到10/100BASE-T應用的數據線路對。 ??IEEE規格對PSE設備提供給備用線路對（SP1/SP2）的電壓極性有著明確規定，因此它就技術而言只需使用半橋式電路。然而考慮到靜態放電、纜線放電或雷電誘導產生的浪涌都可能造成瞬時現象，所以備用線路對的輸入端最好還是使用全橋式電路。如果浪涌進入未使用全橋式電路的備用線路對，就可能在接口產生1kV以上的浪涌電壓而導致電路崩潰和二極管毀損。全橋式二極管電路還能將任何輸入（CT1/CT2/SP1/SP2）連接到以太網絡變壓器或RJ-45的任何輸出，避免可能出現的纜線連接錯誤。 ??IEEE規格定義輸入操作電流為350mA，最大涌入電流限制為400mA。在保留充份設計彈性的情形下，橋式二極管須能在PD裝置的整個操作溫度范圍內應付高達500mA的直流電流。 ??如前所述，橋式二極管和瞬時電壓抑制器須能承受IEC-60060所規定的瞬時浪涌。浪涌事件定義為CT1-CT2或SP1-SP2接腳出現任何一種極性的1000V脈沖。該脈沖電壓的完整上升時間為300ns，下降一半所需的時間為 50μs，源阻抗則為201Ω。這表示瞬時抑制二極管在浪涌期間可能會遇到高達5A的瞬時電流，它基本上就是瞬時抑制元器件的峰值脈沖電流規格。 ??為了達到橋式電路和瞬時電壓抑制器的功能要求，這些重要元器件的整合須使用一種能夠提供高操作電壓和在PSE設備與PD裝置接口之間提供電氣隔離的工藝技術。當然，它們相對于分立設計的成本也必須列入考慮。 ??開關穩壓器的功率MOSFET ??許多開關式穩壓控制器都沒有整合功率MOSFET，這雖能提供彈性的輸入電壓范圍和輸出功率范圍，卻必須以開關效率、面積和成本最佳化為代價。由于PoE用電裝置的輸入電壓范圍（36～57V）和輸出功率（12.95W最大值）都不算寬廣，設計人員確實可將適當的開關功率FET整合到應用。 ??Rsp是一種優值（figure of merit），用來描述工藝技術的導通阻抗能力。RSP是MOSFET導通阻抗（RDS（ON））與總布局面積（不僅是門極）的乘積，其單位是Ωmm2。MOSFET的RSP越低，達到目標RDS（ON）所需的元器件就越小。外接式高壓MOSFET經常采用RSP值相對較高的成熟工藝技術，這表示元器件必須很大才能提供很低的導通阻抗；除此之外，這類元器件多半需要較高的門極電壓才能讓信道完全反轉（以及最低導通阻抗）。 ??使用外接式功率MOSFET時，高RSP和高門極電壓是造成開關效率下降的兩大因素。外接FET不僅會引入電路板寄生參數，龐大的元器件面積還會造成很大的門極電容，控制器在讓FET導通或截止時都必須對這些電容進行充電與放電。由于開關功耗CgateVgate2成正比，面積過大的外接MOSFET可能增加PoE應用的耗電。 ??設計人員若能事先知道電壓規格與輸出功率范圍，即可采用適當的工藝技術和面積最佳化的功率MOSFET以大幅減輕這些問題。設計人員可通過FET導通阻抗和門極面積的取舍發展出最佳元器件架構，再配合更低的門極電壓以省下可觀電力。只要把FET和控制電路整合到很小的封裝，設計人員就能提供體積比分立解決方案還小的PD裝置解決方案。 ?? ??高壓整合的工藝需求 ??bulk CMOS和BiCMOS等主流技術無法將最好的高電壓、功率和效率組合提供給PD應用。另一方面，Silicon-on-Insulator（SOI）技術卻能制造二極管和BJT等高效能接面元器件，同時提供功率MOSFET的面積與效率；除此之外，SOI還具備強大的高功率瞬時耐受性以及優異的內部噪聲隔離能力，使得高質量功率元器件以及精準數字與模擬控制的整合更簡單。深溝隔離和氧化埋層還能避免其他技術常見的寄生參數以及龐大的接面隔離阻障層。 ??理想PoE解決方案需要高壓整合 ??高壓整合必須提供實際利益，這樣對PoE用電裝置設計人員才有價值。元器件用料的減少是很好的成本與電源轉換效率指標，這兩者都是設計人員能夠實際感受到的好處。本文包含兩款PoE PD電源管理元器件，一款是不包含高壓元器件的傳統解決方案（圖1），另一款則采用前述SOI工藝（圖2）。 ?? ??圖2 PoE PD接口和開關整流器 ??整合式浪涌抑制器還能使用較低的箝位電壓，因此元器件不需采用崩潰電壓較高的工藝。舉例來說，標準SMAJ58A在Ipp=5A時的箝位電壓約為94V，因此PD接口元器件須使用能夠承受100V的工藝技術。整合式瞬時抑制解決方案可以存取任何電路節點，進而讓所有較大的瞬時電流都通過瞬時抑制二極管。舉例來說，內部瞬時抑制器被觸發后就會主動關閉熱抽換接口和交換穩壓器，防止具有破壞性的高能量瞬時電壓進入下游電路。 ??通過別出心裁的高壓和SOI工藝技術，廠商不僅能發展整合度更高的PD電源供應解決方案和省下超過18顆的外部元器件，還能提供媲美于分立解決方案的電源效率。 (mbbeetchina)