高性能GSPSADC為基于賽靈思FPGA的設(shè)計(jì)解決方案帶來板載DDC功能寬帶每秒數(shù)千兆個(gè)樣本（GSPS）模數(shù)轉(zhuǎn)換器（ADC） 為高速采集系統(tǒng)帶來眾多性能優(yōu)勢。這些ADC在高采樣率和輸入帶寬下提供較寬的可見頻譜。然而，有些情況需要寬帶前端，有些則要求能夠?yàn)V波并調(diào)諧為較窄的頻帶。當(dāng)應(yīng)用只需要較窄帶時(shí)，用ADC采樣、處理和傳送寬帶頻譜本身就低效，而且還耗能。當(dāng)數(shù)據(jù)鏈路占用賽靈思FPGA中的大量高速收發(fā)器，只為在后續(xù)處理中對寬帶數(shù)據(jù)進(jìn)行抽取和濾波時(shí)，就會產(chǎn)生不必要的系統(tǒng)負(fù)擔(dān)。賽靈思FPGA收發(fā)器資源可以得到更好的分配，以接收所需的低帶寬并疏導(dǎo)來自多個(gè)ADC的數(shù)據(jù)。可在FPGA的多相濾波器組信道器中針對頻分復(fù)用（FDM） 應(yīng)用進(jìn)行額外濾波。高性能GSPS ADC現(xiàn)將數(shù)字下變頻（DDC）功能在信號鏈中進(jìn)一步提升，以使其位于基于賽靈思FPGA的設(shè)計(jì)解決方案的ADC 之中。該方案為高速系統(tǒng)架構(gòu)師提供了多種新的設(shè)計(jì)選擇。然而，由于該功能對ADC來說相對比較陌生，因此工程師可能就 DDC模塊在GSPS ADC中的運(yùn)行存在一些設(shè)計(jì)相關(guān)問題。讓我們理清一些最常見的問題，以便設(shè)計(jì)人員能夠更有信心地使用這種新技術(shù)。為了充分獲得DDC的性能優(yōu)勢，設(shè)計(jì)中還要包含濾波器-混頻器組件以作為抽取的補(bǔ)充。

　　什么是抽取？最簡單的定義，抽取就是只觀察ADC輸出樣本中具有周期性的子部分，而忽略其他部分。結(jié)果就是通過下采樣來有效降低 ADC采樣率。例如，ADC的M抽取模式只輸出第M批樣本中的第一個(gè)，舍棄之間的所有其他樣本。對每個(gè)M的倍數(shù)，重復(fù)該方法。樣本抽取本身只能有效減小ADC采樣率，并相應(yīng)地作為低通濾波器。如果沒有頻率變換和數(shù)字濾波，抽取只會在頻域中將基波的諧波以及其他雜散信號相互疊加。 DDC的作用是什么？既然抽取本身無法阻止頻帶外信號的疊加，那么DDC是如何做到的？為了充分獲得DDC的性能優(yōu)勢，設(shè)計(jì)必須包含濾波器-混頻器組件作為抽取功能的補(bǔ)充。數(shù)字濾波能從狹義上的頻帶（由抽取比率設(shè)定）中有效消除帶外噪聲。DDC的典型數(shù)字濾波器實(shí)現(xiàn)方案是一個(gè)有限脈沖響應(yīng)（FIR） 濾波器。由于沒有反饋，這種濾波器只與過去的輸入有關(guān)。濾波器的通帶應(yīng)匹配抽取后的轉(zhuǎn)換器有效頻譜。 DDC濾波器應(yīng)該多寬？ DDC的抽取比率通常基于整數(shù)因數(shù)，即2的冪次方（2， 4， 8， 16等）。不過，抽取比率實(shí)際上可以是基于DDC架構(gòu)的任意比率，包括小數(shù)抽取。對于小數(shù)抽取的情況，在抽取前通常需要一個(gè)插值計(jì)算模塊來實(shí)現(xiàn)有理分?jǐn)?shù)比率。