資料介紹
FIFO 是英文 First In First Out 的縮寫,是一種先進(jìn)先出的數(shù)據(jù)緩存器,它與普通存儲器的區(qū)別是沒有外部讀寫地址線,這樣使用起來非常簡單,但缺點(diǎn)就是只能順序?qū)懭霐?shù)據(jù),順序的讀出數(shù)據(jù),其數(shù)據(jù)地址由內(nèi)部讀寫指針自動加 1 完成,不能像普通存儲器那樣可以由地址線決定讀取或?qū)懭肽硞€指定的地址。用途 1:異步 FIFO 讀寫分別采用相互異步的不同時鐘。在現(xiàn)代集成電路芯片中,隨著設(shè)計規(guī)模的不斷擴(kuò)大,一個系統(tǒng)中往往含有數(shù)個時鐘,多時鐘域帶來的一個問題就是,如何設(shè)計異步時鐘之間的接口電路。異步 FIFO 是這個問題的一種簡便、快捷的解決方案,使用異步 FIFO 可以在兩個不同時鐘系統(tǒng)之間快速而方便地傳輸實(shí)時數(shù)據(jù)。用途 2:對于不同寬度的數(shù)據(jù)接口也可以用 FIFO,例如單片機(jī)位 8 位數(shù)據(jù)輸出,而 DSP 可能是 16 位數(shù)據(jù)輸入,在單片機(jī)與 DSP 連接時就可以使用 FIFO 來達(dá)到數(shù)據(jù)匹配的目的。分類同步 FIFO 是指讀時鐘和寫時鐘為同一個時鐘,在時鐘沿來臨時同時發(fā)生讀寫操作;異步 FIFO 是指讀寫時鐘不一致,讀寫時鐘是互相獨(dú)立的。 FIFO 的常見參數(shù) FIFO 的寬度:即 FIFO 一次讀寫操作的數(shù)據(jù)位; FIFO 的深度:指的是 FIFO 可以存儲多少個 N 位的數(shù)據(jù)(如果寬度為 N)。滿標(biāo)志:FIFO 已滿或?qū)⒁獫M時由 FIFO 的狀態(tài)電路送出的一個信號,以阻止 FIFO 的寫操作繼續(xù)向 FIFO 中寫數(shù)據(jù)而造成溢出(overflow)??諛?biāo)志:FIFO 已空或?qū)⒁諘r由 FIFO 的狀態(tài)電路送出的一個信號,以阻止 FIFO 的讀操作繼續(xù)從 FIFO 中讀出數(shù)據(jù)而造成無效數(shù)據(jù)的讀出(underflow)。讀時鐘:讀操作所遵循的時鐘,在每個時鐘沿來臨時讀數(shù)據(jù)。寫時鐘:寫操作所遵循的時鐘,在每個時鐘沿來臨時寫數(shù)據(jù)。 1. 讀寫指針的工作原理讀指針:總是指向下一個將要被寫入的單元,復(fù)位時,指向第 1 個單元(編號為 0)。寫指針:總是指向當(dāng)前要被讀出的數(shù)據(jù),復(fù)位時,指向第 1 個單元(編號為 0)
- 異步FIFO結(jié)構(gòu)設(shè)計 0次下載
- Xilinx異步FIFO的大坑
- 如何使用FPGA實(shí)現(xiàn)節(jié)能型可升級異步FIFO 16次下載
- 如何使用FPGA實(shí)現(xiàn)異步FIFO硬件 9次下載
- 基于異步FIFO結(jié)構(gòu)原理 0次下載
- 異步FIFO在FPGA與DSP通信中的應(yīng)用解析 2次下載
- 基于異步FIFO在FPGA與DSP通信中的運(yùn)用 10次下載
- 異步FIFO在FPGA與DSP通信中的運(yùn)用 0次下載
- 異步FIFO結(jié)構(gòu)及FPGA設(shè)計 4次下載
- 異步FIFO在FPGA與DSP通信中的運(yùn)用 51次下載
- Camera Link接口的異步FIFO設(shè)計與實(shí)現(xiàn)
- 異步FIFO的VHDL設(shè)計
- 高速異步FIFO的設(shè)計與實(shí)現(xiàn)
- 基于PCI接口芯片外擴(kuò)FIFO的FPGA實(shí)現(xiàn)
- 異步FIFO結(jié)構(gòu)及FPGA設(shè)計
- 同步FIFO和異步FIFO區(qū)別介紹 681次閱讀
- FIFO為什么不能正常工作? 964次閱讀
- 跨時鐘設(shè)計:異步FIFO設(shè)計 1965次閱讀
- FIFO的原理和設(shè)計 2878次閱讀
- FPGA設(shè)計過程中常用的FIFO 2303次閱讀
- 異步FIFO設(shè)計原理及應(yīng)用需要分析 2557次閱讀
- 基于XC3S400PQ208 FPGA芯片實(shí)現(xiàn)異步FIFO模塊的設(shè)計 1497次閱讀
- 基于各類二進(jìn)制代碼實(shí)現(xiàn)異步FIFO的設(shè)計 574次閱讀
- 基于FPGA器件實(shí)現(xiàn)異步FIFO讀寫系統(tǒng)的設(shè)計 1167次閱讀
- 一種基于FPGA內(nèi)部存儲器的適合音頻解嵌的高效異步FIFO設(shè)計 834次閱讀
- 基于LabVIEW FPGA模塊程序設(shè)計特點(diǎn)的FIFO深度設(shè)定詳解 4598次閱讀
- 基于FPGA的異步FIFO設(shè)計方法詳解 8211次閱讀
- 關(guān)于一種面向異步FIFO的低開銷容錯機(jī)制研究 3057次閱讀
- FIFO 同步、異步以及Verilog代碼實(shí)現(xiàn) 4789次閱讀
- 用FPGA芯片實(shí)現(xiàn)高速異步FIFO的一種方法 3696次閱讀
下載排行
本周
- 1山景DSP芯片AP8248A2數(shù)據(jù)手冊
- 1.06 MB | 532次下載 | 免費(fèi)
- 2RK3399完整板原理圖(支持平板,盒子VR)
- 3.28 MB | 339次下載 | 免費(fèi)
- 3TC358743XBG評估板參考手冊
- 1.36 MB | 330次下載 | 免費(fèi)
- 4DFM軟件使用教程
- 0.84 MB | 295次下載 | 免費(fèi)
- 5元宇宙深度解析—未來的未來-風(fēng)口還是泡沫
- 6.40 MB | 227次下載 | 免費(fèi)
- 6迪文DGUS開發(fā)指南
- 31.67 MB | 194次下載 | 免費(fèi)
- 7元宇宙底層硬件系列報告
- 13.42 MB | 182次下載 | 免費(fèi)
- 8FP5207XR-G1中文應(yīng)用手冊
- 1.09 MB | 178次下載 | 免費(fèi)
本月
- 1OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234315次下載 | 免費(fèi)
- 2555集成電路應(yīng)用800例(新編版)
- 0.00 MB | 33566次下載 | 免費(fèi)
- 3接口電路圖大全
- 未知 | 30323次下載 | 免費(fèi)
- 4開關(guān)電源設(shè)計實(shí)例指南
- 未知 | 21549次下載 | 免費(fèi)
- 5電氣工程師手冊免費(fèi)下載(新編第二版pdf電子書)
- 0.00 MB | 15349次下載 | 免費(fèi)
- 6數(shù)字電路基礎(chǔ)pdf(下載)
- 未知 | 13750次下載 | 免費(fèi)
- 7電子制作實(shí)例集錦 下載
- 未知 | 8113次下載 | 免費(fèi)
- 8《LED驅(qū)動電路設(shè)計》 溫德爾著
- 0.00 MB | 6656次下載 | 免費(fèi)
總榜
- 1matlab軟件下載入口
- 未知 | 935054次下載 | 免費(fèi)
- 2protel99se軟件下載(可英文版轉(zhuǎn)中文版)
- 78.1 MB | 537798次下載 | 免費(fèi)
- 3MATLAB 7.1 下載 (含軟件介紹)
- 未知 | 420027次下載 | 免費(fèi)
- 4OrCAD10.5下載OrCAD10.5中文版軟件
- 0.00 MB | 234315次下載 | 免費(fèi)
- 5Altium DXP2002下載入口
- 未知 | 233046次下載 | 免費(fèi)
- 6電路仿真軟件multisim 10.0免費(fèi)下載
- 340992 | 191187次下載 | 免費(fèi)
- 7十天學(xué)會AVR單片機(jī)與C語言視頻教程 下載
- 158M | 183279次下載 | 免費(fèi)
- 8proe5.0野火版下載(中文版免費(fèi)下載)
- 未知 | 138040次下載 | 免費(fèi)
評論
查看更多