歡迎大家通過博客瀏覽我的歷史文章，博客園包含了目前為止所有的文章，瀏覽效果更佳，并且有評論留言功能，有任何問題都可以給我留言，微信后臺留言可能回復得不及時。

?

博客地址為：https://www.cnblogs.com/icparadigm/

?

[342] 什么是亞穩態？亞穩態是如何產生的？它有什么影響？

亞穩態是一種電路狀態，在電路正常工作所需的時間內，電路無法穩定在的“ 0”或“ 1”邏輯電平的狀態。通常在建立時間和保持時間違例時發生。

?

亞穩態可能會導致：

?

  1. 不可預測的系統行為。不同的扇出可能得到不同的信號值，從而導致設計進入未知狀態。如果不穩定的數據（“ 0”或“ 1”）傳播到設計中的不同部分，則可能導致高電流并最終芯片燒壞。

?

[343] 如何避免亞穩態？

通過在設計中使用同步器，可以避免跨時鐘域時的亞穩態。同步器讓信號有足夠的時間從不穩定的振蕩（“ 0”和“ 1”）穩定下來，從而獲得穩定的輸出。對于跨時鐘域時可能出現的亞穩態，還可以使用包括握手機制、異步 FIFO 等方法。對于同步電路中，要進行合理的設計與設計約束，避免建立時間和保持時間違例。

?

[344] 同步器的構成是怎樣的？

以下是一個同步器電路的例子。這是一個兩個觸發器同步器，第一個觸發器等待一個時鐘周期，使輸入端的亞穩態穩定下來 / 逐漸消失，然后第二個觸發器在輸出端提供穩定的信號