剛畢業的時候，我年少輕狂，以為自己已經可以獨當一面，廟堂之上所學已經足以應付業界需要。然而在后來的工作過程中，我認識了很多牛人，也從他們身上學到了很多，從中總結了一個IC設計工程師需要具備的知識架構，想跟大家分享一下。 技能清單 作為一個真正合格的數字IC設計工程師，你永遠都需要去不斷學習更加先進的知識和技術。因此，這里列出來的技能永遠都不會是完整的。我盡量每年都對這個列表進行一次更新。如果你覺得這個清單不全面，可以在本文下留言，我會盡可能把它補充完整。 語言類：Verilog-2001/ VHDL ，SystemVerilog/ SystemC，Makefile/ Perl/ Python/ Shell，Tcl 工具類：NCVerilog/ VCS/ ModelSim，SimVision/ DVE/ Verdi，Vim/ Emacs，SVN/ CVS/ Git，Microsoft Office 平臺類：Windows，Linux，OS X 其他加分項目：MATLAB，ISE/ Synplify/ Vivado/ Quartus，LEC/Formality，VMM/ UVM，ESL，ZeBu Server，JIRA/ Confluence，C/ Assembly Language，Computer Architecture/ ARM Architecture/ MIPS Architecture 為什么 & 怎么辦 A) Verilog-2001/ VHDL 這里之所以強調Verilog-2001而不是Verilog-1995，是因為在Verilog-2001中規定了很多新特性，因此可以產生更好的代碼風格。 我曾經在什么是良好的Verilog代碼風格一文中對新版的接口語法進行過詳細的舉例說明。這種新的接口方式修改起來更加簡單，例化模塊的時候使用也更加方便，不像舊版的接口語法由于一個接口需要分3次描述，無端端增加了代碼行數而且閱讀和改動都很困難，尤其是當一個模塊的接口數目超過一個屏幕的顯示范圍時Verilog-2001的這種優勢更加突出。 學習Verilog最大的問題就是：很多國內的書寫得都很不好，書中的很多例子都是為了說明語法特征而存在的，沒有任何實用價值，甚至很多代碼都是錯誤的(這里錯誤的意思并不是說他語法錯誤，而是說他是不可綜合的，無法用數字電路來對等實現的)。 所以，對于學習Verilog，我的建議是，隨便找一本類似語法手冊的書籍，匆匆把基本語法看過一遍，搞清楚模塊定義，接口定義，模塊例化，寄存器定義，線定義，always塊怎么寫這些基本內容后，就開始到OpenCores網站上去下載已經經過FPGA驗證的完整開源項目代碼進行學習。先做到看懂別人寫的代碼，然后再嘗試自己去模仿，有不懂的問題再有針對性地去網上搜索答案。 Verilog語言與軟件語言最大的區別就是，因為它是用于描述電路的，因此它的寫法是非常固定的，因為電路的變化是非常有限的。學習Verilog的時候，很多時候我們并不是在學習這門語言本身，而是學習其對應的電路特征，以及如何對這個電路進行描述。 如果心中沒有電路，那么你是不可能寫好Verilog的。從基礎開始，一點點積累類似計時器，譯碼器這樣的小型電路描述方法是非常重要的。Verilog鼓勵在電路中進行創新，而不是在描述方法上進行創新。因此，即使是世界上最牛的Verilog高手，他寫出來的Verilog代碼語法也都是很普通的，而他的創意則在于如何去組合這些基本的小型電路。 VHDL雖然我并不是太了解，但是目前在歐洲很多國家，VHDL還是主流的RTL設計語言。VHDL語言的嚴謹性比Verilog要好，不像Verilog中一樣存在大量符合語法卻永遠無法綜合的語句，容易對新人造成誤導(仿真通過的代碼卻在FPGA綜合時報錯，或者FPGA實現結果與仿真不一致)。而VHDL和Verilog雖然可以相互轉化，但是轉化過程中仍然存在很多問題，無法做到完全的自動化。關于這一點我之前寫過一篇專題進行探討：如何將VHDL轉化為Verilog。有興趣的同學可以去看看。 B) SystemVerilog/ SystemC 這兩種語言都是為了驗證而存在的。作為IC設計工程師，驗證知識不是必須的，但是掌握基本的驗證方法學有助于提高自己的debug效率和結果。我曾經在如何快速搭建模塊驗證平臺一文中詳細介紹過一種我自己總結的驗證方法，這種方法就是基于SystemVerilog語法實現的。由于SystemVerilog對Verilog完全兼容，就像C 對C語言的兼容一樣，所以SystemVerilog(或SV)學起來其實并不算難。 SystemVerilog是一種面向對象的語言，其設計的本意是用于搭建驗證平臺，主流的VMM/UVM方法也都是基于SystemVerilog實現的，所以立志成為IC驗證工程師的同學，SystemVerilog的深入學習和流行方法論的學習都是必不可少的。 而對于那些只想做IC設計的同學而言，SystemVerilog同樣也是值得學習的。且不說本文前面提到的用于提高驗證效率的debug方法，即使只是為了做好設計，SystemVerilog也是大有用武之地。在歐美很多發達國家，很多世界頂級的IC設計公司內部都已經開始使用SystemVerilog進行RTL設計了。 由于在SystemVerilog中加入了很多類似always_ff、always_comb等用于顯式表明綜合電路意圖的新語法，代碼的可讀性更高，綜合過程中也減少了歧義，盡可能地保證了綜合結果與設計意圖的一致性。從另一個角度來說，asserTIon的加入也極大地提高了代碼的debug效率，非常有助于在大規模的數據交互過程中定位到出錯的初始點，沒有掌握的同學可以多花一些時間研究一下。 C) Makefile/ Perl/ Python/ Shell 以上四種都是IC設計工程師們常用的腳本語言，看起來似乎它們都跟IC設計的專業能力沒有絲毫關系，但是由于本行業的專業工具價格非常昂貴，項目需求差異極大，因此掌握一門得心應手的腳本語言將對你工作效率的提升幫助極大。如果你還沒有嘗試過編寫自己的腳本語言，那么問問你自己，有沒有曾經為了完成一批仿真用例熬到深夜?有沒有曾經因為要比對幾萬個數據搞到眼瞎?有沒有曾經因為要修改一個全局信號的比特位寬而無比抓狂?要把一個hex類型數據文件轉換為memory模型需要的特殊格式怎么辦?沒錯，如果你掌握了腳本語言，以上這些奇奇怪怪的需求都不是事兒，重復而細致的體力勞動就交給計算機來完成吧。我一向信奉的口號就是：但凡做過一次的事情，就沒有必要重復第二次。 如果你已經在工作中使用過其它工程師開發的平臺或者腳本，那么它很可能是用這4種語言寫成的。如果執行腳本的方式是make run，那么很可能你用到的是一個Makefile腳本;如果執行方式是source run，那么這應該是一個Shell語言寫成的腳本;如果是其它情況，那么就得看具體這個腳本首行是怎么寫的了。 Makefile和Shell語言比Perl/Python要更容易上手，寫起來也更加簡單，比較適合滿足一些非常簡單的批量任務需求。Perl的強項則在于它強大的文本處理能力和無所不能的CPAN庫，隨時可以滿足你的各種任性需求。Python的優點則是較好的可維護性。 關于腳本語言的重要性，大家可以到這里看看相關討論：Perl等腳本語言在IC設計中有哪些用處?。 D) Tcl 嚴格來說，Tcl是一門非常單純而簡單的語言，而它的學習難點在于，只是掌握它的語法是遠遠不夠的。這種情況有點類似javascript，如果你用js來開發網頁，那么你必須深入了解DOM和HTML;如果你用js來開發游戲，那么你必須深入了解Unity3D引擎的各種知識;如果你用js來開發Web App，那么你必須會用node.js的各種庫和常見的服務端框架。 語言永遠只是工具，這句話放在Tcl上再合適不過了。在IC設計這個領域中，Tcl是一門非常常見的語言。他可以用于描述時序和管腳約束文件，UPF信息，也可以用來搭建簡單的工作平臺。它既是很多IC領域EDA工具默認支持的腳本語言，也是這些工具配置和輸出的文件格式。因此，能夠讀懂Tcl，掌握Tcl語言的基本語法，就可以幫助你更好的使用EDA工具，真可謂是Tcl在手，天下我有! 但是，成也蕭何敗蕭何，正如前文一開始提到的，僅僅掌握了Tcl的語法還遠遠不是全部。不同的EDA工具對Tcl腳本提供的命令和參數支持都是不一樣的，每當你需要為一種新工具編寫Tcl腳本時，都必須要熟讀官方給出的用戶手冊，了解這種工具支持的Tcl命令結構，才能確保寫出的腳本是可以被正確執行的。 E) NCVerilog/ VCS/ ModelSim/ iVerilog 以上三種都是比較業界比較主流的仿真工具，其中NCVerilog和VCS都只支持Linux平臺，而ModelSim貌似是同時支持Linux平臺和Windows平臺的。但是不管哪一種，我都希望大家能意識到兩件事： 第一，仿真器和波形查看器是兩回事，本條目介紹的只是仿真器，仿真器的工作原理跟波形查看器是有天差地別的，同時由于IEEE對標準波形文件*.vcd格式的規范，任意仿真器都是可以和任意波形查看器組合使用的。 第二，仿真器通常是沒有圖形界面的，為了更好地使用仿真器，你要熟讀自己常用仿真器的用戶手冊，了解一些常見需求的命令行參數，至少要做到了解如下內容：如何指定編譯的文件類型，如何指定編譯文件清單，如何指定索引目錄，如何指定仿真精度，如何指定臨時的宏變量，如何指定語法檢查的嚴苛等級，如何混合編譯由多種語言寫成的工程，如何調用不同波形生成工具的pli接口，如何配合SDF反標進行后仿等等。 不同仿真器的功能其實都大同小異，但是是不是只掌握一種仿真器就可以打遍天下無敵手了呢?當然不是。在實際的工程中，我們經常用到第三方IP核，有時候出于保密的需要，第三方IP核會以加密二進制文件的方式提供，加密二進制文件長啥樣呢? 它們一般以“*.vp”格式命名，文件的開頭部分就是標準的Verilog語法，但是在一行注釋之后就全部變成了亂碼。通常亂碼之前的那行注釋會指定該加密二進制文件支持的仿真器類型。所以你看，如果你是一個重度VCS使用者，而有一天項目經理突然塞給你一個只支持NCVerilog的加密文件，你內心一定會有千萬只***呼嘯而過。 F) SimVision/ DVE/ Verdi/ ModelSim/ gtkWave 與上面的仿真器相對應，以上三種也是業界比較主流的波形查看工具。所有的波形查看器都必須支持標準波形文件*.vcd格式，但是由于*.vcd格式的存儲性能并不好，冗余信息過多，所以各家波形查看工具都紛紛推出了自己獨家支持的波形文件格式，如DVE的*.vpd，Verdi的*.fsdb，ModelSim的*.wlf， SimVision的*.shm等。通常波形查看工具獨家支持的文件格式都具有較高的壓縮率。 舉例來說的話，通常1G左右的*.vcd格式波形轉換為*.vpd格式后只有40MB左右，而轉換為*.fsdb后通常會更小，因此將標準波形文件*.vcd轉換為其他壓縮格式更加有利于數據備份。 如果希望在仿真過程中不生產*.vcd，而是直接生成壓縮率更高的其他波形查看器專用格式，則需要調用對應工具提供的pli接口，同時配合測試平臺代碼中的系統函數調用(如$fsdbDumpOn等)來完成。 G) Vim/ Emacs 經常看到一些Verilog新人提出這樣一個讓人啼笑皆非的問題：“請問一般Verilog編程用什么樣的軟件? 首先，Verilog是一種電路描述語言，它本質上可能跟電路圖的血緣還更近一些，至少不應該把這個描述過程說成是“編程”。 其次，寫Verilog其實并沒有什么專門的軟件，大部分業界的工程師都是用Vim或Emacs這樣原始粗獷的文本編輯器來寫Verilog代碼的，如果你愿意的話用Notepad或Texteditor來寫也未嘗不可，只是如果你有深入了解過Vim或Emacs的話，自然就會明白這么多人選擇它們的原因所在——提高效率。 1、你是否曾經在代碼寫完之后被老大臭罵一頓原因是你沒有把所有的reg和wire定義都放到文件的統一位置(如第38行)?如果使用Vim編輯器的話，只需要使用：g%^\s*reg\s*%m 38加上：g%^\s*wire\s*%m 38就可以了。 2、你是否曾經被要求刪除某個文件中所有的注釋?只需要：%s%//.*$%%g就可以了。