f32c 是可重定向的，標量的，流水線的32位處理器核，其可以執行RISC-V或MIPS指令集的子集。它在參數化VHDL中實現，其允許具有不同面積/速度權衡的合成，并且包括分支預測器，異常處理控制塊和可選的直接映射高速緩存。 RTL代碼還包括諸如多端口SDRAM和SRAM控制器，具有復合（PAL），HDMI，DVI和VGA輸出的視頻幀緩沖器，具有用于精靈和窗口的簡單2D加速，浮點向量處理器，SPI，UART，PCM音頻，GPIO，PWM輸出和定時器，以及為各種制造商的眾多流行FPGA開發板定制的膠合邏輯。

在合成整數基準中，內核以存儲在片上塊RAM中的代碼和數據產生3.06 CoreMark / MHz和1.63 DMIPS / MHz（1.81 DMIPS / MHz，功能內聯）。當配置為16 KB指令和4 KB數據高速緩存，并且代碼和數據存儲在外部SDRAM中時，內核產生2.78 CoreMark / MHz和1.31 DMIPS / MHz。

包括定時器和UART的性能優化的f32c SoC僅占用1048個6輸入LUT，同時仍然能夠在最緊湊配置（僅消耗697（649個邏輯加48個存儲器）LUT）下合成時執行gcc生成的代碼。

可配置選項包括：

1. C_arch RISC-V或MIPS ISA

2. C_big_endian總線端

3. C_mult_enable合成乘法單位

4. C_branch_likely支持分支延遲時隙取消

5. C_sign_extend支持符號擴展指令

6. C_movn_movz支持條件移動指令

7. C_ll_sc支持原子讀 - 修改 - 寫構造

8. C_branch_prediction合成分支預測器

9. C_bp_global_depth全局分支歷史跟蹤大小

10. C_result_forwarding合成結果旁路

11. C_load_aligner合成加載對齊器

12. C_full_shifter pipelined而不是迭代移位器

13. C_icache_size指令高速緩存大小（0到64 KB）

14. C_dcache_size數據高速緩存大小（0到64 KB）

15. C_debug綜合單步調試模塊