導讀

創龍科技TL665xF-EasyEVM評估板是一款基于TI KeyStone架構C6000系列TMS320C665x多核C66x定點/浮點DSP以及Xilinx Artix-7 FPGA處理器設計的高端異構多核評估板，由核心板和評估底板組成。核心板內部DSP與FPGA通過SRIO、EMIF16/uPP、I2C通信總線連接。核心板經過專業的PCB Layout和高低溫測試驗證，穩定可靠，可滿足各種工業應用環境。

評估板接口資源豐富，引出千兆網口、PCIe、SRIO、EMIF16/uPP、雙路SFP光口等高速通信接口，方便用戶快速進行產品方案評估與技術預研。

目    錄

前  言———— 4
1 mig_dma案例———— 6
1.1 案例功能———— 6
1.2 操作說明———— 6
1.3 關鍵代碼(MicroBlaze)———— 7
1.4 Vivado工程說明———— 16
1.5 IP核配置———— 18
1.5.1 MicroBlaze IP核———— 18
1.5.2 AXI DMA IP核———— 21
1.5.3 MIG 7 Series IP核———— 22
1.5.4 AXI BRAM Controller IP核———— 30
1.5.5 Block Memory Generator IP核———— 33
1.5.6 AXI Timer IP核———— 34
1.5.7 AXI GPIO IP核———— 35
2 aurora_dma案例———— 37
2.1 案例功能———— 37
2.2 操作說明 ————38
2.3 關鍵代碼(MicroBlaze) ————39
2.4 Vivado工程說明———— 43
2.5 模塊/IP核配置———— 45
2.5.1 MicroBlaze IP核———— 45
2.5.2 AXI DMA IP核———— 45
2.5.3 AXI BRAM Controller IP核———— 47
2.5.4 Block Memory Generator IP核———— 49
2.5.5 AXI Timer IP核 ————50
2.5.6 Aurora 8B10B IP核 ————51
2.5.7 aurora_reset模塊 ————54
2.5.8 cdcm61002_cfg模塊 ————56
3 udp_echo案例 ————59
3.1 案例功能 ————59
3.2 操作說明———— 59
3.3 關鍵代碼(MicroBlaze)———— 63
3.4 Vivado工程說明———— 65
3.5 模塊/IP核配置———— 67
3.5.1 MicroBlaze IP核———— 67
3.5.2 AXI Ethernet IP核———— 67
3.5.3 udp_ip_stack模塊———— 69
3.5.4 udp_echo_server模塊———— 72
3.5.5 cdcm61002_cfg模塊———— 76
4 udp_dma案例———— 78
4.1 案例功能———— 78
4.2 操作說明 ————79
4.3 關鍵代碼(MicroBlaze) ————80
4.4 Vivado工程說明 ————85
4.5 模塊/IP核配置 ————88
4.5.1 MicroBlaze IP核———— 88
4.5.2 AXI Ethernet IP核———— 88
4.5.3 udp_ip_stack模塊 ————89
4.5.4 cdcm61002_cfg模塊 ————94
4.5.5 AXI Timer IP核———— 97
4.5.6 AXI DMA IP核———— 98
更多幫助———— 100

前  言

本文主要介紹基于FPGA + MicroBlaze裸機案例的使用說明，適用開發環境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。FPGA + MicroBlaze裸機綜合案例分為FPGA程序與MicroBlaze裸機程序兩部分。