1 引言
　　近年來，隨著無線通信技術的迅速發展，對全集成、高性能、低成本的無線收發機的需求變得越來越迫切。而發射機系統中的一個關鍵模塊就是功率放大器，從功耗方面考慮，功率放大器的功率損耗在發射機的總功耗中占有很大比例。于是一個高效率的CMOS 功率放大器的設計就顯得尤為重要。而隨著RF CMOS技術的不斷發展 ，使得基于Si CMOS工藝的射頻集成電路在GHz頻段上的性能上有了很大的提高，而且它具有高集成度、低功耗、低成本的特點，能夠和基帶數字電路相兼容。最終可以實現片上系統集成（SOC）。所以近年來對于Si的CMOS射頻集成電路的研究成為國際上研究的熱點。
　　功率放大器通常分為線性和非線性兩大類，線性放大器有四種： A、B 、AB和 C，它們的主要差別在于柵極偏置情況不同，這類傳統的功率放大器具有較高的線性度，但效率較低；非線性放大器主要有D、E和F。對于本文的無線局域網而言，由于要求具備高線性。所以兩級分別采用的是A和AB類放大模式。
　　2 功率放大器的電路設計
　　一個典型的功率放大器一般包括輸入匹配網絡、晶體管放大電路、級間匹配網絡、偏置網絡和輸出阻抗匹配網絡等 ，如下圖1所示。
　　
　　圖1 功率放大器結構框圖
　　2.1 自偏置共源共柵（Cascode）結構
　　對于功放而言，標準的0.18um CMOS工藝的晶體管漏柵間的最大電源電壓為2V，擊穿電壓大約是4V。在功放中，管子漏端的直流與交流電壓之和可達到2-3倍的電源電壓，這就給管子的柵氧化層帶來擊穿的危險。在設計PA時，晶體管所能承受的最高電壓Vmax受到晶體管擊穿電壓的限制，而最小電壓則受到Knee電壓的限制。而功率放大器采用Cascode結構可以緩解晶體管擊穿的壓力，提高功率放大器輸出電壓的擺幅，從而降低對晶體管最大電流能力的要求，提高功率放大器的效率，并減小輸出晶體管的尺寸。實際在共源共柵結構的放大器中，共柵晶體管是電壓擊穿和熱載流子效應的瓶頸。
　　所以本文采用了Cascode自偏置結構和厚柵器件，不僅可以改善深亞微米CMOS器件的低擊穿電壓，同時還可以減小熱載流子效應影響。圖３所示的傳統Cascode放大器中M2的柵漏電壓波形，Vg2一直固定在3V，Vd2的正峰值電壓在4.8V，所以柵漏電壓差為1.8V。為了克服這個問題，圖4所示為自偏置Cascode結構放大電路，該結構把M2管的漏端交流電壓Vd2引入到柵端Vg2上，使我們在設計功放時兩個MOS管盡可能有相同的最大漏柵電壓。所以，在熱載流子效應出現之前M2管有一個大的信號擺幅。對G2的偏置是通過Rb-Cb來實現的。圖６所示為M2管的Vd2對Vg2的電壓波形，其最大電壓差為1.4V。與傳統電路比較降低了0.4V，所以自偏置的M2管的Vdg的電壓差相對傳統結構的M2管降低了23%。