同任何IP模塊一樣，存儲器必須接受測試。但與很多別的IP模塊不同，存儲器測試不是簡單的通過/失敗檢測。存儲器通常都設計了能夠用來應對制程缺陷的冗余行列，從而使片上系統（SoC）良率提高到90%或更高。相應地，由于知道缺陷是可以修復的，冗余性允許存儲器設計者將制程節(jié)點推向極限。測試過程已經成為設計-制造過程越來越重要的補充。 存儲器測試始終要面臨一系列特有的問題。現在，隨著FinFET存儲器的出現，需要克服更多的挑戰(zhàn)。這份白皮書涵蓋： FinFET存儲器帶來的新的設計復雜性、缺陷覆蓋和良率挑戰(zhàn) 怎樣綜合測試算法以檢測和診斷FinFET存儲器具體缺陷 如何通過內建自測試（BIST）基礎架構與高效測試和維修能力的結合來幫助保證FinFET存儲器的高良率 雖然這份白皮書以FinFET工藝（制程）為重點，但其中很多挑戰(zhàn)并非針對特定制程。這里呈現的存儲器測試的新問題跟所有存儲器都有關，無論是Synopsys還是第三方IP供應商提供的或是內部設計的。 FinFET與平面工藝比較 英特爾首先使用了22nm FinFET工藝，其他主要代工廠則在14/16nm及以下相繼加入。自此，FinFET工藝的流行 性和重要性始終在增長。如圖1所示。 要理解FinFET架構，設計人員首先應與平面架構進行溝道對比，如圖2所示。左圖標識平面晶體管。改為FinFET的制程相關的主要動機是制程工程師所謂的“短溝道效應”和設計工程師所謂的“漏電”。當柵極下面的溝道太短且太深以至于柵極無法正常地控制它時，即使在其“關閉”的情況下，其仍然會局部“打開”而有漏電電流流動，造成極高的靜態(tài)功率耗散。 中間這張圖指示的是FinFET。鰭片（灰色）較薄，柵極將它周圍完全裹住。鰭片穿過柵極的所有溝道部分充分受控，漏電很小。從工藝上說，這種溝道將載流子完全耗盡。這種架構一般使用多個鰭片（兩個或三個），但未來工藝也可能使用更多鰭片。多鰭片的使用提供了比單鰭片更好的控制。 使用多鰭片突出了FinFET與平面架構之間的重大差異。平面工藝使用晶體管寬度和長度尺寸的二維界面。而在FinFET中，鰭片大小是固定不變的，柵極厚度（其定義了溝道長度）也是固定不變的。改變FinFET的唯一參數是鰭片數量，而且必須是整數。比如：不可能有2？ （兩個半）鰭片。 圖2：平面架構與FinFET架構對比 FinFET降低了工作電壓，提高了晶體管效率，對靜態(tài)功耗（線性）和動態(tài)功耗（二次方）都有積極作用。可節(jié)省高達50%的功耗。性能也更高——在0.7V上，性能（吞吐量）比平面工藝高37%。 FinFET復雜性帶來了制造困難 與平面工藝相比，FinFET的復雜性一般會導致更加昂貴的制造工藝，至少初期是這樣。隨著代工廠經驗不斷豐富和對工藝過程的控制越來越嫻熟，這些成本可能會下降，但就目前而言，放棄平面工藝的話會增加成本。 FinFET還存在熱挑戰(zhàn)。由于鰭片直立，晶片的基體（襯底）起不到散熱片的作用，這可能導致性能下降和老化。熱挑戰(zhàn)還會影響修復，因為在某些情況下，存儲器不僅需要在生產測試中修復，以后還需要在現場修復。 在使該工藝投產、擴大到量產等情況下，代工廠必須考慮這些挑戰(zhàn)。一般來說，代工廠還要負責存儲器位單元，需要對其做全面分析（通過模擬）和鑒定（通過運行晶圓）。IP提供商，無論是存儲器、標準單元還是接口提供商，也要在構建自己的布局的同時考慮這些問題。 SoC設計人員受到的影響不大，至少對于數字設計流程來說是這樣。一般來說，設計人員見到鰭片的次數絕不會比他們以往見到晶體管的次數更多，除非他們想在其布局與布線工具所使用的，采用金屬結構進行連接的標準單元內部一探究竟。 STAR存儲器系統 Synopsys生態(tài)系統（圖3）包括創(chuàng)建布局、完成提取、模擬等需要的所有工具。Synopsys內部各IP小組能夠充分利用完整的Synopsys工具套件來設計、驗證并測試Synopsys IP，包括存儲器在內。 圖3：Synopsys工具套件 ?? Synopsys已經從最底層起搭建了自己的專門知識。他們與所有不同的FinFET廠家均構建了多個測試芯片：三星、TSMC、英特爾、GLOBALFOUNDRIES和UMC。截止2015年8月，Synopsys運行過的FinFET測試芯片有50個以上。這些芯片均使用了被稱之為DesignWare？STAR存儲器系統？的Synopsys測試和修復解決方案，其中STAR表示自測試與修復。 自測試和修復曾經在很多代工藝制程上使用過，不只是FinFET。通過不斷投入，Synopsys改善了STAR存儲器系統。圖4中，STAR存儲器系統用紫色方塊指示。它們包含STAR存儲器系統IP編譯器生成的RTL模塊以應對各種存儲器：SRAM、雙端口、單端口、寄存器文件等。包裝器通過STAR存儲器系統處理器聯系在一起，這些處理器向整個系統的總管理器即STAR存儲器系統服務器報告，而服務器則轉而提供所有必要的調度和握手信號。外部接口則經由JTAG測試訪問端口（TAP）控制器。 圖4：DesignWare STAR存儲器系統：針對制程優(yōu)化了的存儲器測試、修復 & 診斷 ?? 每個STAR存儲器系統處理器的能力都足以處理芯片上的檢測、診斷和缺陷修復。連接和配置所有紫色方框可能比較耗時且容易出錯，所以STAR存儲器系統還實現了以下工作的自動化： 生成、插入和確認配置 完成測試向量的生成 執(zhí)行故障分類 定位失效 糾錯（如果可能） Synopsys將所有這些自動化步驟映射在FinFET工藝上，以便處理與FinFET存儲器有關的新的分類和失效問題。 自2012年起，Synopsys就一直與產業(yè)生態(tài)系統中得以較早接觸制程參數的存儲器設計人員合作。在多個FinFET廠家的配合下，Synopsys分析了他們的位單元，也檢查、驗證了他們的模型，創(chuàng)建測試芯片并在Synopsys內部實驗室中直接對硅芯片進行了分析。這個過程讓Synopsys加深了對FinFET缺陷問題的認識，使Synopsys可以優(yōu)化STAR存儲器系統來解決它們。 因此，如今STAR存儲器系統已被使用在多個方面： 工藝開發(fā)：利用STAR存儲器系統特征化描述和理解晶圓制造工藝 IP鑒定：特征化描述和鑒定存儲器IP本身 SoC設計：將STAR存儲器系統納入SoC設計分析中，包括生產測試和修復 管理現場可靠性和老化：處理FinFET工藝中固有的、與鰭片突出和底層熱隔離有關的熱問題。SoC壽命中出現的問題可能是小到軟性錯誤的小問題，它們可以通過糾錯代碼（ECC）自動糾正。但是高可靠性系統中的老化可能需要定期或在上電時使用STAR存儲器系統修復生產測試完成很久以后在現場出現的故障。 當然，存儲器并非芯片上唯一需要測試的部分。還有邏輯模塊、接口IP模塊、模擬混合信號（AMS）模塊等（也需要測試）。Synopsys提供了一組能與STAR存儲器系統平滑整合的全面的測試和IP方案（圖5）。對于邏輯模塊，Synopsys提供的是DFTMAX？和TetraMax？。接口IP （如DDR、USB和PCIe）有自己的自測試引擎，但它們都能無縫地配合STAR層次化系統（Synopsys的系統級測試方案）一起工作。僅有針對單個模塊的解決方案是不夠的，SoC必須流暢地在頂層上工作。 圖5：Synopsys測試和良率解決方案：提高質量、可靠性和良率 ?? 認識FinFET存儲器故障和缺陷 理解如何測試和修復存儲器之前，設計人員需搞清楚存儲器失效的方式。比如，電阻性故障顯現出來的是邏輯上的性能問題，雖然邏輯通過了測試但無法全速工作。在存儲器中，電阻性故障可以表現為更加微妙的方式。這種故障可能只有在多次操作（一次寫入操作后接著幾次讀操作）之后才引起可檢測性的錯誤，而不是在更標準的一次操作（一次讀操作）后。 設計人員還必須通過研究布局確定哪些錯誤可能真正發(fā)生。在數字邏輯測試中，可以通過分析哪些金屬是相鄰的而且可能短路來大幅提高覆蓋率。在存儲器中通過分析信號線可能出現失效等問題所在位置的潛在電阻性短路亦可做到這點。這需要綜合研究布局和分析測試芯片，發(fā)現可能的故障。深度分析的需求是Synopsys在多家代工廠中運行50多個FinFET測試芯片的理由之一。來自這些測試的信息用于改進STAR存儲器系統。 圖6表明了FinFET工藝可能存在的幾種不同的缺陷類型。圖中每個晶體管只有一個鰭片，而實際上每個晶體管的鰭片通常不止一個。當然，開路和短路都可能發(fā)生，但在FinFET中它們可能產生不同的表現：鰭片開路、柵極開路、鰭片粘連、柵極-鰭片短路等。每種情形都可能是硬開路或短路，也可能是電阻性的，其中高低不等的電阻值產生不同的表現。 圖6：潛在FinFET缺陷類型 ?? 分析布局后，設計人員必須研究拓撲結構，根據晶體管的物理結構判斷故障是否真的會發(fā)生。 下一步對設計人員來說要從純晶體管上升一個層級。一個SRAM單元包含六個晶體管，所以要分析這個單元在內部節(jié)點中的開路、可能發(fā)生的方式以及會產生什么結果。 下一個層次上的目標是單元布局。比如，圖7表示六個晶體管SRAM單元中可能發(fā)生的所有可能的開路缺陷。第三，設計人員分析整個存儲器陣列的故障，如位線中的開路、字線之間的短路等等。最后，在模塊級上，整個存儲器，包括周圍的模塊（如地址解碼器）都需要檢驗，就如同讀出放大器那樣。