CN0345 AD7982 ADC與其它各種14位、16位和18位的10引腳PulSAR ADC引腳兼容。此系列的眾多轉(zhuǎn)換器均可用于CN-0345系統(tǒng)。AD8475為其它差分ADC(比如AD7690)提供差分輸出信號。如需驅(qū)動偽差分或單端ADC(比如AD7980)，則可以使用ADA4805運(yùn)算放大器代替AD8475。 本電路使用EVAL-CN0345-SDZ電路板和EVAL-SDP-CB1Z SDP-B 系統(tǒng)演示平臺控制器板。這兩片板具有120引腳的對 接連接器，可以快速完成設(shè)置并評估電路性能。該電路板 包含待評估電路(如本應(yīng)用筆記所述)，并且 CN-0345評估軟件 從該電路板捕獲數(shù)據(jù)時使用SDP-B控制器板。 設(shè)備要求 需要以下設(shè)備： 帶USB端口和Windows? XP、Windows Vista?(32位)或 Windows 7(32位)的PC EVAL-CN0345-SDZ 電路評估板 EVAL-SDP-CB1Z SDP控制器板 CN-0345評估軟件：前往ftp://ftp.analog.com/pub/cftl/CN0345/下載 6 V至12 V直流電源或壁式電源適配器(EVAL-CN0345-SDZ板包含9 V壁式電源適配器) USB轉(zhuǎn)Micro-USB電纜 低失真、低輸出阻抗信號發(fā)生器提供±10 V輸出 低噪聲、高精度直流電源提供±10 V輸出 開始使用 下載評估軟件并載入：ftp://ftp.analog.com/pub/cftl/CN0345/然后在PC上安裝該軟件。 ?功能框圖 電路框圖見圖1，完整的電路原理圖見EVAL-CN0345-SDZSCH.pdf文件。此文件位于 CN-0345 Design Support Package (www.analog.com/CN0345-DesignSupport)圖27顯示測試設(shè) 置的功能框圖。 圖27. 測試設(shè)置功能框圖 硬件設(shè)置 圖28顯示EVAL-CN0345-SDZ評估硬件。有關(guān)SDP-B板的詳 情，請參閱SDP-B用戶指南。 將電路板上的120引腳連接器連接到SDP-B控制器板上的 CON A連接器。使用尼龍五金配件，通過120引腳連接器 兩端的孔牢牢固定兩塊板的連接。 首先，將6 V至12 V直流壁式電源適配器連接到電路板的 P19(或者將電源連接到P20端子板或VIN測試點(diǎn))。然后， 通過USB轉(zhuǎn)Micro-USB電纜將SDP-B板連接到PC。 測試 完成電源或壁式電源適配器以及USB電纜連接之后，啟動 評估軟件。一旦USB通信建立，就可以使用SDP-B板來發(fā) 送、接收、捕捉來自EVAL-CN0345-SDZ板的數(shù)據(jù)，并在時 域和頻域內(nèi)進(jìn)行數(shù)據(jù)分析。 有關(guān)測試設(shè)置、校準(zhǔn)以及如何使用評估軟件來捕捉數(shù)據(jù)的 詳細(xì)信息， 請參閱CN- 0 3 4 5 軟件用戶指南：(www.analog.com/CN0345-UserGuide). 圖28. EVAL-CN0345-SDZ評估硬件 CN0345 圖1中的電路是個多通道數(shù)據(jù)采集信號鏈，由多路復(fù)用器、可編程增益級、ADC驅(qū)動器和全差分PulSAR ADC組成。 通道切換和增益切換與ADC的轉(zhuǎn)換周期同步。系統(tǒng)可以使用單個ADC監(jiān)控多達(dá)八個通道，相比每通道一個ADC的系統(tǒng)而言，減少了元件數(shù)量并降低了成本。每通道都可配置為不同增益，為輸入范圍提供了靈活性。各通道的有效采樣速率等于ADC的采樣速率除以采樣總通道數(shù)。 系統(tǒng)的最大采樣速率受限于模擬前端元件的建立時間。多路復(fù)用信號本質(zhì)上是斷續(xù)的，因此采樣間隔之間可能具有較大的電壓階躍。ADC執(zhí)行轉(zhuǎn)換前，信號鏈上的元件必須有足夠的時間建立至這些階躍。為使信號建立時間最大化，多路復(fù)用器通道會在ADC開始新的轉(zhuǎn)換之后立即切換。 元件選擇 ADG1207是一款低電容、快速建立多路復(fù)用器，可將8個差分輸入之一路由至公共差分輸出。ADG1207輸入端的切換網(wǎng)絡(luò)能為單端和差分輸入信號提供兼容性。有效通道通過器件地址引腳選擇，由SDP-B控制器板控制。 AD8251是一款可編程增益儀表放大器，提供1、2、4和8可選增益設(shè)置。較高的增益設(shè)置使較小的輸入信號升壓至AD7982的滿量程輸入范圍內(nèi)。每一個增益設(shè)置都有自己的合適輸入范圍，如表1所示。 表1. 四個增益配置的輸入范圍 增益 滿量程輸入范圍 0.4 ±10.24 V 0.8 ±5.12 V 1.6 ±2.56 V 3.2 ±1.28 V AD8475 漏斗放大器提供高精度衰減(0.4×)、精確的共模電平轉(zhuǎn)換以及單端至差分轉(zhuǎn)換。該器件具有低輸出噪聲頻譜密度(10 nV/√Hz)和快速建立時間(建立至0.001%：50 ns，2 V輸出階躍)，非常適合用來驅(qū)動 AD7982是一款全差分、1 MSPS、18位PulSAR ADC，使用 4.096 V基準(zhǔn)電壓源時的典型SNR為96 dB。AD7982同樣具有 低功耗特性，最大吞吐速率時的功耗僅為大約7 mW。該器 件的功耗隨吞吐速率而變，可在較低采樣速率下工作以降 低功耗(例如，10 kSPS時功耗等于70 W)。 系統(tǒng)直流精度誤差 圖2顯示了數(shù)據(jù)采集系統(tǒng)的理想傳遞函數(shù)。 圖2. ADC理想傳遞函數(shù) 數(shù)據(jù)采集信號鏈上的每一個元件都存在誤差，導(dǎo)致系統(tǒng)的 真實(shí)傳遞函數(shù)與圖2有所不同。這些誤差的累積效應(yīng)可以 通過對比ADG1207輸入端的直流輸入和AD7982的輸出碼 而在系統(tǒng)級進(jìn)行測量。該系統(tǒng)的目標(biāo)誤差是失調(diào)誤差和增 益誤差。 失調(diào)誤差測量 對于理想的雙極性、差分ADC而言，0 V差分輸入的輸出碼 為0。真正的ADC通常會有一些失調(diào)誤差(εb)，其定義為理 想輸出碼與0 V輸入的測量輸出碼之間的偏差。 數(shù)據(jù)采集系統(tǒng)的失調(diào)誤差可以通過將其輸入接地，然后觀 察輸出碼而找出。此誤差在AD8251的各增益設(shè)置下均有所 不同，并且ADG1207各通道之間也有所不同。因此，在全 部四種增益配置下對各通道進(jìn)行失調(diào)誤差測量。 由于系統(tǒng)監(jiān)控多個通道，對通道之間的失調(diào)誤差進(jìn)行量化 也很重要。失調(diào)誤差匹配(Δεb, MAX)用來衡量各通道的失調(diào)誤 差以及所有通道的平均失調(diào)誤差之間的偏差。使用下式計 算失調(diào)誤差匹配： 其中 εb,i 和 εb,j分別表示i和j通道的失調(diào)誤差。 每一種增益配置都存在失調(diào)誤差匹配。注意，失調(diào)誤差可 以表示為碼，也可以表示為電壓(伏特)。 增益誤差測量 系統(tǒng)增益誤差也會使整個系統(tǒng)具有不精確性。AD7982的理 想傳遞函數(shù)如圖2所示，其中?217和217 ? 1輸出碼分別對應(yīng) 負(fù)滿量程輸入電壓(?FS)和正滿量程輸入電壓(+FS)；然 而，失調(diào)誤差(εb)和增益誤差(εm)的組合卻會導(dǎo)致此關(guān)系產(chǎn) 生偏差。 增益誤差可以表示為實(shí)際系統(tǒng)增益和理想系統(tǒng)增益之間的 百分比誤差。更為常見的表示方法是采用百分比滿量程誤 差(%FS)，它衡量產(chǎn)生217 ? 1碼的理想和實(shí)際輸入電壓之間 的誤差。 理想滿量程輸入電壓(VFS, IDEAL)與ADC分辨率(AD7982為18位) 以及基準(zhǔn)電壓(VREF)的精度成函數(shù)關(guān)系。基準(zhǔn)電壓誤差會 導(dǎo)致ADC的增益誤差。為了去耦基準(zhǔn)電壓誤差與ADC增益 誤差，使用精密萬用表測量VREF。然后便可利用下式計算 理想滿量程輸入電壓： 實(shí)際系統(tǒng)增益可以通過計算一組多個輸入電壓(mLR)的線性 回歸斜率得到，其輸出碼為： 實(shí)際滿量程輸入電壓(VFS, REAL)可以計算如下： 增益誤差(以%FS誤差表示)可以計算如下： 系統(tǒng)增益誤差隨AD8251增益而變，但各通道獨(dú)立。因此， 增益誤差針對四個增益配置分別進(jìn)行測量，但在系統(tǒng)中僅 使用ADG1207的其中一個通道。 系統(tǒng)噪聲分析 精密數(shù)據(jù)采集系統(tǒng)的關(guān)鍵設(shè)計目標(biāo)之一是實(shí)現(xiàn)高信噪比 (SNR)，這可以通過增加滿量程信號幅度和/或降低系統(tǒng)中 元件產(chǎn)生的噪聲功率實(shí)現(xiàn)。 系統(tǒng)中的總噪聲功率可以通過元件各自的噪聲功率折合到 AD7982輸入端的和方根(rss)計算得出： 之后，系統(tǒng)的預(yù)計SNR (SNREXPECTED) 便可計算如下： 系統(tǒng)中各元件的預(yù)計噪聲貢獻(xiàn)以及整個系統(tǒng)的預(yù)計SNR性 能如表2所示。在總系統(tǒng)噪聲計算時，忽略系統(tǒng)中無源元 件的熱噪聲貢獻(xiàn)。 AD7982 ADC噪聲 AD7982 ADC噪聲與其固有量化噪聲和內(nèi)部元件(比如產(chǎn)生 熱噪聲的無源元件)導(dǎo)致的噪聲成函數(shù)關(guān)系。 AD7982的rms輸入電壓噪聲可以通過下式，利用其SNR額定值計算： AD7982 (SNRAD7982)的SNR額定值約為96 dB(使用4.096 V基 準(zhǔn)電壓源)。 AD7982輸入端的單極點(diǎn)RC濾波器限制了來自上游元件的 寬帶噪聲。較小的濾波器帶寬可以通過進(jìn)一步限制噪聲功 率而改善SNR：然而，其時間常數(shù)也必須足夠短，以便建 立電壓反沖——這是因?yàn)锳D7982輸入端在采集階段重新連 接前端電路而發(fā)生電荷注入。適合系統(tǒng)的帶寬至少為5 MHz(更多信息，請參見《模擬對話》文章：精密SAR模數(shù) 轉(zhuǎn)換器的前端放大器和RC濾波器設(shè)計). AD8475漏斗放大器噪聲 AD8475 (vn, AD8475)產(chǎn)生的rms噪聲是其折合到輸出NSD(eAD8475)以及AD7982輸入端RC濾波器帶寬(BWRC)的函數(shù)： 其中eAD8475 = 10 nV/√Hz AD8251儀表放大器噪聲 AD8251用作增益級，可通過將小幅度信號的幅度提升至更 接近AD7982輸入端的±VREF范圍，從而改善它們的SNR。 理想情況下，如果系統(tǒng)增益以系數(shù)G增加，則輸入信號的 SNR(單位：dB)將會改善： 然而，這種水平的改善實(shí)際上卻是做不到的，因?yàn)閷拵г?聲同樣為電路的噪聲增益所放大。幸運(yùn)的是，這種性能的 下降不如信號增益導(dǎo)致的性能改善那么明顯。 AD8251產(chǎn)生的rms噪聲是其折合到輸入NSD (eAD8251)、其增 益設(shè)置(GAD8251)、AD8475的衰減系數(shù)(GAD8475)以及AD7982 輸入端的噪聲濾波器帶寬的函數(shù)。 eAD8251的數(shù)值同樣取決于AD8251增益，可以在AD8251數(shù)據(jù) 手冊中找到。 ADG1207多路復(fù)用器噪聲 ADG1207產(chǎn)生的NSD和rms噪聲可以使用Johnson/Nyquist噪 聲公式計算，因?yàn)槠骷米髟炊伺c模擬前端其余部分之間 的串聯(lián)電阻： 以及 各通道的電阻(RON)可在ADG1207數(shù)據(jù)手冊中找到。 系統(tǒng)噪聲性能的計算結(jié)果匯總?cè)绫?所示。總噪聲的最大 貢獻(xiàn)因素是AD8251儀表放大器和AD7982 ADC。 表2. 多通道數(shù)據(jù)采集系統(tǒng)的噪聲性能 ? ADG1207? AD8251? AD8475? AD7982 Total Gain en, ADG1207 (nV/√Hz) vn, ADG1207 (μV rms) en, AD8251 (nV/√Hz) vn, AD8251 (μV rms)? en, AD8475 (nV/√Hz) vn, AD8475 (μV rms) vn, AD7982 (μV rms) vn, total (μV rms) SNR (dB) 0.4 1.41 1.58 40 44.7 10 28 48.6 71.7 92.12 0.8 1.41 3.15 27 60.4 10 28 48.6 82.5 90.91 1.6 1.41 6.31 22 98.4 10 28 48.6 113 88.14 3.2 1.41 12.6 18 161 10 28 48.6 171 84.58 建立時間分析 當(dāng)圖1中的電路對多通道進(jìn)行采樣時，每一個不同的輸入 都由ADG1207合并至一個時分多路復(fù)用信號。多路復(fù)用信 號本質(zhì)上是斷續(xù)的，并且通常在較短的時間間隔內(nèi)具有較 大的電壓階躍。對于圖1中的系統(tǒng)而言，兩個連續(xù)通道之 間的差分電壓在ADG1207輸入端可高達(dá)20 V，而分配的建 立時間僅等于采樣周期。 圖3顯示了圖1中電路的建立時間模型。系統(tǒng)中每一個元件 都有各自的建立特性(參見后文內(nèi)容)。 圖3. CN-0345電路建立時間模型 建立時間定義為模擬前端電路建立至某一精度的輸入階躍 所需的時間。此精度單位通常采用百分比誤差(比如0.1%或 0.01%)，但在轉(zhuǎn)換系統(tǒng)中，將其與分辨率相關(guān)聯(lián)也是非常 有益的做法。例如，建立至16位分辨率大約等同于建立至 0.001%。表3顯示了單極點(diǎn)系統(tǒng)建立至百分比誤差與建立 至分辨率之間的關(guān)系。 表3. 百分比誤差和有效分辨率 分辨率， 位數(shù) LSB (%FS) 時間常數(shù)數(shù)量 = ?ln(百分比誤差/100) 6 1.563 4.16 8 0.391 5.55 10 0.0977 6.93 12 0.0244 8.32 14 0.0061 9.70 16 0.00153 11.09 18 0.00038 12.48 20 0.000095 13.86 22 0.000024 15.25 估算含有多個元件的模擬前端建立時間并非易事，原因有 多個。首先，很多器件都沒有注明極高精度的建立時間特 性。有源器件的建立時間與建立精度同樣不是線性的，并且相比0.1%，建立至0.01%可能需要長達(dá)30倍時間。這有可 能是因?yàn)榉糯笃鲀?nèi)部的長期熱效應(yīng)所導(dǎo)致。建立時間還與 器件驅(qū)動的負(fù)載有關(guān)，并且通常不表征多個負(fù)載條件。 在沒有特性測試平臺的情況下測量高精度建立時間同樣十 分困難，因?yàn)榇嬖谑静ㄆ鬟^驅(qū)和靈敏度的影響，此外生成 具有足夠上升時間和建立時間的輸入脈沖也很困難。 分析電路時，使用某些邊界與假設(shè)，可以估算出建立時 間。總建立時間可以通過單個元件建立時間的和方根(rss) 計算： 系統(tǒng)最大吞吐速率與總建立時間成反比： ADG1207建立時間 CMOS開關(guān)的等效電路可以近似看作理想開關(guān)與電阻(RON) 串聯(lián)連接，以及與兩個電容(CS、CD)并聯(lián)連接。隨后，多 路復(fù)用器級和相關(guān)的濾波器可以如圖4所示建模。 圖4. ADG1207建立時間模型 各通道工作情況類似于具有決定建立時間的相關(guān)時間常數(shù) 的RC電路。動態(tài)切換通道使信號建立時間變得更復(fù)雜；通道完成切換后，上一次輸出與當(dāng)前輸入的差異將會產(chǎn)生 反沖瞬變。這種反沖類似于AD7982輸入端發(fā)生的反沖，因 為它進(jìn)入了采集階段。更多詳細(xì)說明，請參見《模擬對 話》文章： 精密SAR模數(shù)轉(zhuǎn)換器的前端放大器和RC濾波器設(shè)計. 圖4中的電路使用NI Multisim?仿真，如圖5所示，其中下列 元件值來自相應(yīng)的器件數(shù)據(jù)手冊： RON = 120 Ω CS = 2 pF CD = 10 pF RIN||CIN = 1.25 GΩ||2 pF AD8251的輸入電阻(RIN)足夠大(1.25 G)，仿真時可以省略。 圖5. ADG1207的Multisim?建立時間模型 仿真結(jié)果如圖6所示。ADG1207輸出建立至10 V的0.001%所 需的時間等于tS_ADG1207 = 12 ns. 圖6. ADG1207仿真模型的建立時間波形 AD8251和AD8475的建立時間 AD8251數(shù)據(jù)手冊給出了各種增益配置下，各輸入電壓步長 情況下低至0.001%誤差的建立時間。給定10 k負(fù)載和1增 益設(shè)置，則AD8251輸出端能夠在1 s內(nèi)，以20 V階躍建立 至0.001%。1增益設(shè)置所需的建立時間最長，因此建立時 間分析將使用1 μs。 然而，當(dāng)AD8251驅(qū)動AD8475的其中一個輸入時，其輸入 阻抗為2.92 k而不是10 k，因此1 μs這個數(shù)字可能并不準(zhǔn) 確。另外也無法保證AD8251建立至18位分辨率的建立時 間，因?yàn)榻r間與精度之間的關(guān)系是非線性的。因此， 估計建立時間最好使用0.001%誤差(或16位分辨率)。 AD8475建立至0.001%的建立時間額定值為50 ns(2 V差分輸 出階躍)。AD8475輸出端上的預(yù)計最大電壓步長為基準(zhǔn)電 壓(VREF)的兩倍，或者大約等于8 V。假定建立時間與輸出 電壓階躍成正比，則對于8 V階躍來說，0.001%(16位)建立 時間約為200 ns (4 × 50 ns)。 因此，各放大器的建立時間為： tS_AD8251 = 1 μs tS_AD8475 = 200 ns RC噪聲濾波器建立時間和AD7982 圖7顯示了AD7982輸入等效電路。REXT和CEXT是ADC之前 RC寬帶噪聲濾波器中的元件。RIN和CIN分別是AD7982的輸 入電阻和電容。CIN主要是內(nèi)部容性數(shù)模轉(zhuǎn)換器(DAC)。 CPIN主要是引腳電容，可忽略。這些元件值如下： REXT = 10 Ω CEXT = 1200 pF RIN = 400 Ω CIN = 30 pF 圖7. AD7982和RC噪聲濾波器建立 時間模型 AD7982采用內(nèi)部容性DAC和電荷再分配算法確定其輸出 碼。轉(zhuǎn)換過程包含兩個階段——采集和轉(zhuǎn)換。在采集階 段，容性DAC連接AD7982的輸入端子。在轉(zhuǎn)換階段，它 斷開與輸入端子的連接，內(nèi)部邏輯執(zhí)行電荷再分配算法。 轉(zhuǎn)換階段的最大額定時間為710 ns。 信號必須在采集階段結(jié)束前完成建立，以便進(jìn)行精確轉(zhuǎn) 換。為了最大化信號建立的時間，多路復(fù)用器會在AD7982 開始轉(zhuǎn)換階段時立即切換通道。 除了從AD8475輸出端的多路復(fù)用信號建立外，RC噪聲濾 波器和AD7982輸入還必須建立至采集階段開始時出現(xiàn)的電 壓反沖。請參見《模擬對話》文章: 精密SAR模數(shù)轉(zhuǎn)換器 的前端放大器和RC濾波器設(shè)計。 圖7中電路的建立時間采用NI Multisim?進(jìn)行仿真，如圖8所 示。V1表示AD7982各輸入端的預(yù)期最大電壓階躍(來自 AD8475的單端輸出)。CNV和S1仿真AD7982從轉(zhuǎn)換階段 (V1改變數(shù)值時發(fā)生)到采集階段(轉(zhuǎn)換開始后710 ns)的切換。 CNV保持S1開路，直到V1從0 V階躍至4 V之后的710 ns， 表示轉(zhuǎn)換階段到采集階段的切換。ADC_IN表示AD7982在 CNV上升沿的采樣電壓。 系統(tǒng)這部分的建立時間等于V1切換到4 V(時間 = 0時)與 ADC_IN建立至4 V的0.001%之間的時間。 圖8. AD7982和RC噪聲濾波器的Multisim?建立 時間模型 仿真結(jié)果如圖9所示。輸出建立至4 V的0.001%所需時間為 tS_AD7982 = 810 ns. 圖 9. AD7982和RC噪聲濾波器仿真模型的建立時間波形 總系統(tǒng)建立時間 圖1中整個電路的總建立時間現(xiàn)在可以通過計算各元件建 立時間的rss值得到： 因此，系統(tǒng)的預(yù)期最大采樣速率為： 失調(diào)和增益誤差結(jié)果 表4顯示圖1中電路的各通道在各增益配置下的失調(diào)誤差測 量值(以LSB方式顯示)。表4還顯示了各增益配置下所有通 道的平均失調(diào)誤差。 測量失調(diào)誤差時，將所有通道輸入接地，在每一種增益配 置下收集各通道上的32,768個樣本，并求平均值。 表4. 所有通道和增益配置下的失調(diào)誤差測量(誤差以LSB顯示) 增益 通道0 通道1 通道2 通道3 通道4 通道5 通道6 通道7 通道均值 失調(diào)誤差匹配 0.4 ?2.34 ?2,31 -2,32 ?2.29 ?2.31 ?2.29 ?2.28 ?2.26 ?2.30 0.47 0.8 ?2.40 ?2,31 ?2.33 ?2.31 ?2.27 ?2.26 ?2.25 ?2.24 ?2.30 0.19 1.6 ?1.49 ?1.34 ?1.35 ?1.28 ?1.31 ?1.22 ?1.22 ?1.14 ?1.29 0.47 3.2 0.11 0.34 0.33 0.44 0.47 0.57 0.63 0.73 0.45 0.36 表5顯示圖1中電路各增益配置下的增益為誤差測量值。使 用上文中的分析方法可以找出%FS誤差，而V/V實(shí)際增益 可以通過從理想增益中減去該誤差而計算得到。 表5. 所有增益配置的增益誤差測量 增益 增益誤差(%FS) 0.4 0.07 0.8 0.05 1.6 0.04 3.2 0.02 無通道切換情況下的性能結(jié)果 圖10、圖11、圖12和圖13顯示了10 kHz滿量程正弦波輸入 在單通道上的FFT曲線，增益配置分別為0.4、0.8、1.6和 3.2。表6顯示各增益配置下測得的SNR和rms噪聲。 表6. SNR、噪聲和THD與增益的關(guān)系(1 0 kHz輸入) 增益 SNR (dB) RMS噪聲(μV rm s) THD (dB) 0.4 91.50 77.1 ?93.89 0.8 90.36 87.9 ?93.97 1.6 89.57 96.2 ?93.73 3.2 87.35 124.2 ?92.93 輸入信號由Audio Precision SYS-2700串聯(lián)信號發(fā)生器提 供，電路板設(shè)為差分輸入模式。圖14顯示了各增益配置下 總諧波失真(THD)測量值與輸入信號頻率的關(guān)系。這些結(jié) 果與AD8251數(shù)據(jù)手冊中的THD典型性能特性相吻合。 圖10. FFT(10 kHz、2 0 V p-p輸入，增益 = 0.4，單個靜態(tài)通道) 圖11. FFT(10 kHz、 10 V p-p輸入，增益 = 0.8，單個靜態(tài)通道 ) 圖12. FFT(10 kHz、 5 V p-p輸入，增益 = 1.6，單個靜態(tài)通道 ) 圖13. FFT(10 kHz、2.5 V p-p輸入，增益 = 3.2，單個靜態(tài)通道 ) 圖14. 各種輸入頻率下的THD測量值(單個靜態(tài)通道) ?帶通道切換的系統(tǒng)性能 執(zhí)行多項(xiàng)測試，以便評估系統(tǒng)掃描多個通道時的性能。使 用精密直流源進(jìn)行實(shí)驗(yàn)，測量相對于采樣速率的輸出碼誤 差(類似測試請參見電路筆記CN-0269)以及通道間的電壓 步長。另外還測量在兩個反相滿量程輸入間切換時的交流 性能，信號采用精密交流源(Audio Precision AP SYS 2712)。 圖15和圖16分別顯示直流和交流性能測試的測試設(shè)置。通 道切換速率是ADG1207從一個通道切換到另一個通道的速 率，等效于AD7982的采樣速率。 圖15. 使用直流校準(zhǔn)器的建立時間評估設(shè)置 圖16. 使用交流信號發(fā)生器的建立時間評估設(shè)置 在直流測試中，兩個通道之間的電壓步長以及通道切換速 率會發(fā)生改變。通道切換速率范圍為50 kHz至1 MHz，以 50 kHz為增量。各增益配置下的電壓步長在不同范圍內(nèi)均 有所不同。測量各通道在各種電壓步長/通道切換速率下的 平均碼結(jié)果，對每個通道上的8,192個樣本求平均值。此外 還測量各通道在靜止情況下(無通道間切換)的平均碼結(jié) 果。下文討論的平均碼誤差由靜止情況下和通道切換情況 下測得的平均碼之差得來。 圖17、圖18、圖19和圖20顯示了四種增益配置以及多種切 換速率下，不同電壓步長的平均碼誤差。圖21、圖22、圖 23和圖24顯示了四種增益配置以及多種切換速率下，滿量 程電壓步長的平均碼誤差。 圖17. 平均碼誤差與電壓步長的關(guān)系(增益 = 0.4) 圖18. 平均碼誤差與電壓步長的關(guān)系(增益 = 0.8) 圖19. 平均碼誤差與電壓步長的關(guān)系(增益 = 1.6) 圖20. 平均碼誤差與電壓步長的關(guān)系(增益 = 3.2) 圖21. 平均碼誤差與通道切換速率的關(guān)系 (滿量程輸入階躍，增益 = 0.4) 圖22.平均碼誤差與通道切換速率的關(guān)系 (滿量程輸入階躍，增益 = 0.8) 圖23. 平均碼誤差與通道切換速率的關(guān)系 (滿量程輸入階躍，增益 = 1.6) 圖24. 平均碼誤差與通道切換速率的關(guān)系 (滿量程輸入階躍，增益 = 3.2) 平均碼誤差隨電壓步長和通道切換速率的增加而增加。這 是因?yàn)樾盘栨溕系脑婢邏簲[和建立時間限制。增加步 長可強(qiáng)制系統(tǒng)建立更大的電壓變化，而增加通道切換速率 可降低系統(tǒng)為這些變化分配的建立時間。當(dāng)步長和切換速 率足夠高的時候，平均碼誤差變大且無法預(yù)測，就像增益 配置為0.4的情況(參見圖17和圖21)。這是由于AD8251儀表 放大器中輸入緩沖放大器的壓擺率限制而導(dǎo)致的。 使用交流源時，通過將系統(tǒng)的THD與通道切換速率進(jìn)行對 比來評估系統(tǒng)的性能。AP SYS-2712能為一個通道提供滿量 程正弦波輸入，為另一個通道提供反相正弦波。在不同 采樣速率下測量THD，范圍從50 kSPS到1 MSPS，增量為 50 kSPS。圖25顯示了各種增益配置下每一個通道的THD測 量值。 圖25. THD與ADG1207通道 切換速率的關(guān)系(1 kHz滿量程輸入 ) 系統(tǒng)的THD性能大約在750 kSPS時開始下降(具體取決于增 益配置)。這有點(diǎn)接近"建立時間分析"章節(jié)中對預(yù)期最大 系統(tǒng)采樣速率的計算值(770 kSPS)。 功耗結(jié)果 圖26顯示了圖1中電路的功耗，它是各增益配置下通道切 換速率/系統(tǒng)采樣速率的函數(shù)。為了最大化各元件對功耗的 要求，將兩個不同相位的滿量程正弦波輸入信號施加于系 統(tǒng)的奇數(shù)和偶數(shù)通道上，這樣保證放大器的輸出持續(xù)受到 激勵和壓擺，并且AD7982具有寬范圍輸出碼。 圖26. 系統(tǒng)總功耗與系統(tǒng)采樣速率的關(guān)系 AD8251和AD8475的功耗隨通道切換速率而上升。這是因 為它們在壓擺階段需要相對較多的時間，而在通道切換時 則較少。AD7982的功耗同樣會隨采樣速率而改變，如該產(chǎn) 品的數(shù)據(jù)手冊所述。 集成PGIA、用于工業(yè)級信號的低功耗、多通道數(shù)據(jù)采集系統(tǒng) 圖1所示電路是高性價比、低功耗、多通道數(shù)據(jù)采集系統(tǒng)，兼容標(biāo)準(zhǔn)工業(yè)級信號。元件針對兩次采樣之間的最佳建立時間而選擇，能以高達(dá)約750 kHz的通道切換速率提供18位性能 圖1. 多通道數(shù)據(jù)采集簡化電路(未顯示所有連接和去耦)? 該電路可以處理八個增益獨(dú)立的通道，兼容單端和差分輸入信號。 模擬前端包括一個多路復(fù)用器、可編程增益儀表放大器(PGIA)、用于執(zhí)行單端轉(zhuǎn)差分任務(wù)的精密模數(shù)轉(zhuǎn)換器(ADC)驅(qū)動器，以及一個用于采樣有效通道信號的18位、1 MSPS PulSAR? ADC。提供0.4、0.8、1.6和3.2增益配置。 系統(tǒng)最大采樣速率為1 MSPS。通道切換邏輯與ADC轉(zhuǎn)換同步，最大通道切換速率為1 MHz。單通道采樣速率高達(dá)1 MSPS，分辨率為18位。通道切換速率高達(dá)750 kHz時依然具有18位性能。系統(tǒng)還具有低功耗特性，在1 MSPS最大ADC吞吐速率下的功耗僅為240 mW。 CN0345 CN0345

• 18位8通道數(shù)據(jù)采集系統(tǒng)
• 單端和差分工業(yè)信號電平
• 每通道切換速率：750 kSPS
• 240mW（最大采樣頻率時）

(analog)