CN0147 如果需要，可以增加調節器，以便在電源之間實現更好的隔離。此外，也可以利用一個ADF150調節器為ADF4350整個器件供電。不過此時應當小心，確保不要超過單個ADP150調節器的最大額定電流。如果選擇ADF4350的最低輸出功率設置，這種配置是可行的。 本電路筆記CN-0147使用EVAL-ADF4350EB1Z板來評估所述電路，能夠快速設置并進行評估。EVAL-ADF4350EB1Z板使用標準ADF4350編程軟件，該軟件包含在評估板附帶的光盤上。 設備要求 帶USB端口的Windows? XP、Windows, Vista（32位）或Windows 7（32位）PC，EVAL-ADF4350EB1Z，ADF4350編程軟件，5.5 V電源，頻譜分析儀（例如Rhode&Schwartz FSUP26）。關于EVAL-ADF4350EB1Z評估板，請參見本電路筆記CN-0147、用戶指南UG-109和ADF4350數據手冊。 開始使用 本電路筆記CN-0147包含電路描述、原理圖和測試設置框圖。用戶指南UG-109詳細說明了EVALADF4350評估軟件的安裝和使用。UG-109還包含電路板設置說明和電路板原理圖、布局、物料清單。 功能框圖 本電路筆記CN-0147的圖3為所述測試設置的功能框圖。 設置與測試 設備設置就緒后，應使用標準RF測試方法測量輸出信號的頻譜純度。 ADF4350是一款寬帶PLL和VCO，包括三個獨立的多頻段VCO。每個VCO大約覆蓋700 MHz的范圍（VCO之間有一些重疊）較低頻率由輸出分頻器產生。 VCO推壓的測量方法是將一個穩定的直流調諧電壓施加于ADF4350 VTUNE引腳，然后改變電源電壓，測量頻率變化。推壓系數(P)等于頻率變化量除以電壓變化量，如表1所示。 表1：ADF4350 VCO推壓 VCO 頻率(MHz)? VTune (V)? VCO 推壓(MHz/V)? ?2200 ?2.5 ?0.73 ?3300 ?2.5 ?1.79 ?4400 ?2.5 ?5.99 在PLL系統中，如果VCO推壓較高，則意味著電源噪聲會降低VCO的相位噪聲性能；如果VCO推壓較低，則電源噪聲不會顯著降低相位噪聲性能。然而，對于高VCO推壓，高噪聲電源會對相位噪聲性能產生較大的影響。 實驗顯示，推壓在4.4 GHz VCO輸出頻率時達到最大，因此我們比較了在該頻率時采用不同調節器的VCO性能。ADF4350的A版評估板使用 ADP3334LDO調節器。此調節器的積分均方根噪聲為27 μV（從10 Hz積分到100 kHz）。相比之下，EVAL-ADF4350EB1Z B版所用的ADP150只有9 μV。為了測量電源噪聲的影響，借助一個窄PLL環路帶寬(10 kHz)對VCO相位噪聲進行更深入的探究。圖3為該設置的示意圖。 圖3. ADF4350測量設置 ? 欲了解關于輸出噪聲密度與頻率關系的更詳細分析，請參考ADP3334和ADP150的數據手冊。 圖4顯示，ADP3334調節器的噪聲譜密度在100 kHz偏移時為25 nV/√Hz。ADP150則為100 nV/√Hz（圖5）。 圖4. ADP3334輸出噪聲譜 ? 電源噪聲引起相位噪聲性能下降的計算公式如下：? 其中，L(LDO)是在頻率偏移fm時調節器對VCO相位噪聲的噪聲貢獻（dBc/Hz）；P為VCO推壓系數(Hz/V)；Sfm為給定頻率偏移下的噪聲譜密度(V/√Hz)；fm為測量噪聲譜密度所對應的頻率偏移(Hz)。 圖5. ADP150輸出噪聲譜 ? 然后，電源的噪聲貢獻與VCO的噪聲貢獻（其本身利用極低噪聲電源進行測量）以RSS方式求和，得出采用給定調節器時VCO輸出端的總噪聲。 這些噪聲以RSS方式求和，得出期望的VCO相位噪聲：? 本例選擇100 kHz的噪聲譜密度偏移，并使用6 MHz/V的推壓系數，帶理想電源的VCO噪聲取值?110 dBc/Hz。 表2. VCO噪聲的計算和測量 ADP3334 ADP150 調節器的噪聲貢獻 (nV/√Hz) 150 25 調節器的噪聲貢獻 (dBc/Hz) -104 -119.5 VCO輸出端的總計算噪聲 (dBc/Hz) -103 -109.5 100 kHz偏移時VCO噪聲測量結果 (dBc/Hz) -102.6 -108.5 圖6. 在4.4 GHz、采用ADP3334調節器時ADF4350的相位噪聲 ? 圖7. 在4.4 GHz、采用ADP150調節器時ADF4350的相位噪聲 ? 積分相位噪聲也從1.95°rms改進為1.4°rms。測量結果與計算結果具有非常好的相關性，并且清楚地表明了ADP150與ADF4350配合使用的好處。 有關本電路筆記的完整設計支持包，請訪問http://www.analog.com/CN0147-DesignSupport。 CN0147 利用低噪聲LDO調節器ADP150為ADF4350 PLL和VCO供電，以降低相位噪聲 本電路利用低噪聲、低壓差(LDO)線性調節器為寬帶集成PLL和VCO供電。寬帶壓控振蕩器(VCO)可能對電源噪聲較為敏感，因此，為實現最佳性能，建議使用超低噪聲調節器。 圖1所示電路使用完全集成的小數N分頻PLL和VCO ADF4350，它可產生137.5 MHz至4400 MHz范圍內的頻率。ADF4350采用超低噪聲3.3 V ADP150調節器供電，以實現最佳LO相位噪聲性能。 圖1. 調節器ADP150與ADF4350相連（原理示意圖，未顯示所有連接和去耦） ? ADP150 LDO的積分均方根噪聲較低，僅為9 μV（10 Hz至100 kHz），有助于盡可能降低VCO相位噪聲并減少VCO推壓的影響（等效于電源抑制）。 圖2是評估板的照片，它利用ADP150 LDO為ADF4350供電。ADP150代表業界噪聲最低、封裝最小、成本最低的LDO，采用4引腳、0.8 mm x 0.8 mm、0.4 mm間距WLCSP封裝或方便的5引腳TSOT封裝。因此，在設計中加入ADP150對系統成本和電路板面積的影響極小，但卻能顯著改善相位噪聲性能。 圖2. 采用低噪聲調節器ADP150的評估板EVAL-ADF4350EB1Z B版 ? CN0147 CN0147 | circuit note and reference circuit info 利用低噪聲LDO調節器ADP150為ADF4350 PLL和VCO供電，以降低相位噪聲 | Analog Devices 本電路利用低噪聲、低壓差(LDO)線性調節器為寬帶集成PLL和VCO供電。寬帶壓控振蕩器(VCO)可能對電源噪聲較為敏感，因此，為實現最佳性能，建議使用超低噪聲調節器。

圖1所示電路使用完全集成的小數N分頻PLL和VCO adi