CN0140 前端LNA和衰減器未包括在本電路中，但可以輕松地與混頻器ADL5356的50 Ω單端RF輸入接口。完整的接收機設計可能需要納入ADL5521/ADL5523 LNA 標準配置使用ADL5356，可以接收1.2 GHz至2.4 GHz范圍內的RF信號，但也可以使用混頻器ADL5358，支持500 MHz至1700 MHz的RF輸入頻率。 Epcos (www.epcos.com) SAW濾波器接在混頻器之后，提供必要的通道選擇功能，帶寬范圍為20 MHz至40 MHz，具體取決于所選的濾波器。所示電路使用20 MHz帶寬、153.6 MHz中心頻率SAW濾波器（產品型號：B5206），但也可以使用其它引腳兼容的濾波器。 在SAW濾波器匹配和抗混疊濾波器實施方案中，可能還需要考慮一些經驗優化方法，幫助補償實際的PCB寄生效應。關于級間濾波器設計的詳細信息，請參考應用筆記 關于AVDD和DVDD電源的正確時序（如果使用獨立的電源），應參考相應的ADC數據手冊。AN-742 和 AN-827 為確保頻帶響應的可重復性，SAW濾波器匹配元件和抗混疊濾波器建議使用1%電容。此外，推薦使用Coilcraft 0603CS或類似的電感。其它電阻、電容和電感的精度可以為10%。 為了使本文所討論的電路達到理想的性能，必須采用出色的布線、接地和去耦技術。至少應采用四層PCB：一層為接地層，一層為電源層，另兩層為信號層。 所有IC電源引腳都必須采用0.01 μF至0.1 μF的低電感多層陶瓷電容(MLCC)去耦至接地層（為簡明起見，圖中未顯示），并應遵循各數據手冊和MT-101的相關建議。 有關布線方式和關鍵器件定位的建議，請參考產品評估板，可以通過器件的產品頁面查詢評估板。 即使AD8376和AD9258（或其它ADC）采用不同電源供電，因為ADC的輸入信號為交流耦合信號，所以時序控制也不是問題。 關于AVDD和DVDD電源的正確時序（如果使用獨立的電源），應參考相應的ADC數據手冊。). 本電路包括RF前端和IF采樣接收機，由雙通道平衡混頻器、寬帶IF SAW濾波器、數字控制雙通道VGA和雙通道ADC組成。本電路還內置頻率合成器，用來產生ADC采樣時鐘。 雙通道平衡混頻器ADL5356旨在將主要在1200 MHz至2500 MHz范圍內的射頻(RF)，下變頻為30 MHz至450 MHz范圍內的低中頻(IF)。 RF 和LO 輸入端口已進行交流耦合，用來預防非零直流電壓 損壞RF 巴倫或LO 輸入電路（ADL5356 的一部分）。ADL5356 配置為單端LO 工作模式，建議LO 驅動為0 dBm。混頻器的 LOSW 引腳接地，本電路只使用兩個LO 通道中的一個(LOI2)。 混頻器差分IF 接口需要利用上拉扼流圈電感來偏置開集輸出， 并設置輸出阻抗匹配。應適當選擇用來將直流電流耦合至IF 放大器的扼流圈電感的分流阻抗，以提供所需的輸出回損?；?頻器輸出阻抗的實部約為 200 Ω, ，這與許多常用SAW 濾波器 匹配，而無需變壓器。 接收機通道濾波主要由混頻器后接的153.6 MHz、20 MHz帶寬 Epcos B5206 型SAW濾波器完成。此濾波器的典型插入損耗(IL) 約為9 dB，匹配特性阻抗為100 Ω 差分。通過簡單的L-C電抗 性網絡，使該SAW濾波器與混頻器 200 Ω 差分輸出和AD8376 VGA 150 Ω 差分輸入阻抗相匹配。 表1突出顯示了雙通道混頻器加SAW濾波器的級聯性能。請注 意，IP3 為三階交調截點，IP1dB為折合到輸入端的?1 dB壓縮 點，NF為噪聲系數。 body { font-family:Arial, Helvetica, sans-serif; } H3 { FONT-WEIGHT: bold; FONT-SIZE: 18px } table.nopad { border:1px solid #000000; border-collapse:collapse; padding: 5px; vertical-align: middle; font-family:Arial, Helvetica, sans-serif; font-size: 12px; } table.nopad td{ text-align:left; vertical-align:middle; border:1px solid #000000; padding: 2px; } table.nopad th{ text-align:left; vertical-align:middle; border:1px solid #000000; padding: 5px; } ? ? 表1. 雙通道混頻器加SAW 濾波器的級聯性能（RF =1950 MHz，LO = 1796.4 MHz，IF = 153.6 MHz，RF 功率 = -10 dBm， LO 功率 = 0 dBm） ? ?Gain (dB) IP3 (dBm) ?IP1dB (dBm) ?NF (dB) ?ADL5356 ?8.2 ?30.0 ?11.5 ?9.7 ?ADL5356 + SAW ?-0.3 ?28.6 ?11.7 ?10.9 雙通道、高輸出線性VGA AD8376針對ADC接口進行了優化， 提供24 dB的接收機增益控制。兩個獨立的5 位二進制碼以1 dB步進改變各衰減器的設置，使得各放大器的增益設置范圍 為+20 dB至?4 dB。在可用的24 dB增益范圍內，輸出三階交 調截點(IP3)和本底噪聲基本上保持不變。對于接收機增益改 變時需保持恒定瞬時動態范圍的可變增益接收機而言，這一 特性很重要。采用2 V峰峰值復合信號時，AD8376 和隨后的 抗混疊濾波器的輸出IP3 超過50 dBm。 AD8376 提供150 Ω輸入阻抗，經過調整，用于驅動150 Ω 負載阻抗。開集輸出結構要求通過外部偏置網絡實現直流偏 置。每個通道輸出端均采用一組1 μH扼流圈電感，用來向開 集輸出引腳提供偏置。模數轉換之前的DGA 輸出端配有經過優化的差分四階帶通抗混疊濾波器。請注意，抗混疊濾波器 采用大約300 Ω.的分流輸入和輸出電阻端接。濾波器輸入端 的分流電阻為 309 Ω 輸出端的分流電阻為330 Ω (由兩個 165 Ω 偏置設置電阻組成) 二者共同向AD8376 提供150 Ω 標稱負載阻抗。 帶通抗混疊濾波器用來衰減奈奎斯特頻率區域之外的 AD8376 輸出噪聲。一般而言，若使用一個階數合適的抗混 疊濾波器，SNR性能會提高數個dB。該抗混疊濾波器由一個 四階巴特沃茲濾波器和一個諧振回路組成。諧振回路通過諧 振消除ADC負載的容性部分，有助于確保ADC輸入在目標中 心頻率看起來像一個真正的電阻（參見應用筆記AN-742和 AN-827）。此外，交流耦合電容和偏置扼流圈會將更多零點 引入傳遞函數。整體頻率響應呈現出帶通特性，有助于抑制 目標奈奎斯特頻率區域外的噪聲。該濾波器提供20 MHz通 帶，中心頻率為153.6 MHz，平坦度為0.3 dB，插入損耗約 為3 dB。 所用ADC為14 位AD9258, 其采樣速率最高可達125 MSPS。 AD9258 的模擬輸入端由AD8376 通過帶通抗混疊濾波器驅 動。ADC采樣速率設置為122.88 MSPS，滿量程輸入范圍為 2 V峰峰值。AD9258 差分時鐘信號由一個帶片內VCO的時鐘 產生IC AD9517-4 提供。為實現低抖動，使用LVPECL電平輸 出OUT0。AD9517-4利用其內部VCO頻率1474.56 MHz，產 生用于ADC的122.88 MHz輸出時鐘。利用ADISimCLK?仿 真軟件設計的環路濾波器提供60 kHz截止頻率和50°相位余 量，使得時序抖動約為160 fs均方根值。假設輸入頻率為153.6 MHz，利用公式SNR = 20 log(1/2π × fIN × tj). 利用此電路，在最大增益時可實現79.61 dBc的出色SFDR性 能(153.6 MHz)，如圖2所示。 圖2. 圖1電路的單音性能測量結果：1950 MHz RF輸入信號，采樣頻率 = 122.88 MSPS，IF輸入 = 153.6 MHz ? CN0140 CN0140 高性能、雙通道IF采樣接收機 本電路提供一種高性能、雙通道IF采樣接收機；在基站術語中，它也稱為主接收機和分集接收機。該下變頻接收機使用153.6 MHz的單IF頻率，內置一個雙通道下變頻混頻器、數字控制雙通道VGA、雙通道ADC和時鐘頻率合成器。該電路接受RF波形輸入，輸出兩路14位分辨率數字數據流。它針對高頻IF采樣進行了優化，提供79.61 dBc的出色無雜散動態范圍(SFDR)性能，高增益設置時采樣速率為122.88 MSPS。 圖1. 寬帶雙通道IF采樣接收機（原理示意圖：僅顯示接收機的一半，未顯示所有連接和去耦） ? CN0140 CN0140 | circuit note and reference circuit info 高性能、雙通道IF采樣接收機 | Analog Devices 本電路提供一種高性能、雙通道IF采樣接收機；在基站術語中，它也稱為主接收機和分集接收機。該下變頻接收機使用153.6 MHz的單IF頻率，內置一個雙通道下變頻混頻器、數字控制雙通道VGA、雙通道ADC和時鐘頻率合成器。該電路接受RF波形輸入，輸出兩路14位分辨率數字數據流。它針對高頻IF采

• 將RF頻率下變頻至基帶
• 采用雙通道進行IQ解調
• 在高增益和高頻率狀態下工作時具有出色的SFDR

(analog)