ADI公司的iCoupler?產品提供了一種替代光耦合器的隔離

　　解決方案，具有出色的集成度、性能和功耗特性。一個

　　iCoupler隔離通道包括CMOS輸入和輸出電路與一個芯片級

　　變壓器（見圖1）。由于數字隔離器采用CMOS技術，因此在

　　系統級ESD（靜電放電）、電涌電壓、快速瞬變或其他過壓

　　條件下，它們容易受到閂鎖或ESD的破壞。

　　本應用筆記提供關于避免這些問題的指南。針對各種系統

　　級測試配置，本文舉例說明了其可能影響性能的機制。針

　　對每個示例，本文都給出了推薦解決方案。

　　器件與系統

　　簡單地說，器件是帶互連線的單一集成裝置，而系統則是

　　由多個互連器件構建而成的非集成裝置。器件與系統幾乎

　　在所有情況下都是涇渭分明。但是，器件測試與系統測試

　　之間的區別可能并不是那么明顯。此外，器件的技術規格

　　可能并未直接說明它在系統級測試中的表現。ESD測試就

　　是一個很好的例子。

　　iCoupler隔離產品的ESD/閂鎖考慮因素

　　ESD、電涌、突波和快速瞬變事件是電氣應用中的基本現

　　實。這些事件一般都含有高壓、持續時間很短的尖峰，并

　　且直接或間接作用于器件。其產生原因是器件與各種實際

　　現象的交互，如人體接觸、交流線路擾動、雷擊或系統地

　　之間的共模電壓差等。

　　為了確定器件在組裝成系統之前以及組裝過程中被人和自

　　動化組裝設備處理的魯棒性，器件級ESD測試最為有用。

　　然而，對于確定器件在系統內遭受系統級ESD事件的魯棒

　　性，器件級ESD數據則不太有用。其原因有如下兩方面：

　　? 系統級與器件級ESD測試的目的不同。器件級測試所應

　　對的情況通常是器件搬運和組裝過程中會遇到的情況，

　　而系統級測試所應對的情況通常是系統運行中會遇到的

　　情況。

　　? 器件在系統級測試期間所承受的特定狀況可能與它所在

　　的電路板/模塊/系統設計密切相關。例如，系統與器件

　　地之間的長感性走線對器件造成的電壓瞬變，實際上比

　　它對系統在測試點造成的電壓瞬變可能更為嚴重

　　CMOS器件中的閂鎖

　　寄生PNP和NPN晶體管是CMOS工藝的固有現象，這些晶

　　體管會配置為硅控整流器（SCR）。當此寄生SCR被觸發時，

　　就會發生閂鎖。該現象會導致VDD與地之間出現低電阻路

　　徑，從而吸取大電流通過器件。這種過大的電流為電氣過

　　應力（EOS）造成破壞提供了可能性。

　　閂鎖可能引起不同程度的破壞，從器件完全損毀到參數性

　　能下降等。更為有害的是潛在故障，可能影響日后的系統

　　運行。《模擬對話》雜志刊載了一篇關于閂鎖一般問題的

　　優秀論文，參見Analog Dialogue 35-05 （2001）“打贏對抗CMOS

　　開關閂鎖的戰爭”。雖然該文主要討論的是CMOS開關的問

　　題，但它也普遍適用于所有CMOS器件，包括數字隔離器

　　產品。

　　強烈建議所有應用都應使用陶瓷旁路電容，以使VDD與地

　　之間的電源噪聲最小。選擇0.01 μF至0.1 μF范圍的電容值，

　　并盡量靠近器件放置。即使有充分的旁路，一些應用可能

　　仍然會發生閂鎖問題。將一個200 Ω電阻與VDD串聯也會有所

　　幫助。在5 V應用中，它可以將電源電流限制在25 mA，低于

　　閂鎖觸發電流。不過，根據所吸取電源電流的不同，此串

　　聯電阻可能會將器件引腳的電源電壓降至不可接受的水

　　平。當以高數據速率工作而需要高電源電流時，極有可能

　　出現這一問題。

　　導致閂鎖的機制通常是過壓狀況超出器件的絕對最大額定

　　值（對大多數產品而言是大于7.0 V或小于–0.5 V）。一旦將器

　　件集成到系統中，過壓來源往往不是很清楚。但只要了解

　　其機制，一般還是能找到解決之道。

　　IEC 61000-4-2 ESD測試

　　IEC 61000-4-2 ESD測試的框圖如圖3所示。本測試是在系統

　　機殼上的多個點施加ESD接觸或空氣放電，因此會有多種

　　機制可能引起閂鎖問題，包括通過地線之一注入電流以及

　　系統機殼或印刷線路板走線中的ESD電流發生感性耦合