半加器、全加器是組合電路中的基本元器件，也是CPU中處理加法運(yùn)算的核心，理解、掌握并熟練應(yīng)用是硬件課程的最基本要求。本文簡(jiǎn)單介紹半加器、全加器，重點(diǎn)對(duì)如何構(gòu)造高效率的加法器進(jìn)行分析。

半加器和全加器

所謂半加器，是指對(duì)兩位二進(jìn)制數(shù)實(shí)施加法操作的元器件。其真值表、電路圖和邏輯符號(hào)分別如下圖所示：

根據(jù)真值表，其輸入輸出之間的對(duì)應(yīng)關(guān)系為：

從半加器的真值表、電路圖可以看出，半加器只能對(duì)單個(gè)二進(jìn)制數(shù)進(jìn)行加法操作，只有兩個(gè)輸入，無法接受低位的進(jìn)位，因此稱為半加器。

對(duì)此，全加器則解決了這個(gè)問題，全加器有三個(gè)輸入（包括來自低位的進(jìn)位），兩個(gè)輸出，其對(duì)應(yīng)的真值表、電路圖和邏輯符號(hào)如下所示：

加法器的構(gòu)造

有了全加器，構(gòu)造加法器就非常容易了，假設(shè)有A3A2A1A0和B3B2B1B0，利用全加器構(gòu)造A3A2A1A0+B3B2B1B0的串行進(jìn)位加法器電路圖如下圖所示：

圖中的C-1=0，因?yàn)橐咽亲畹臀唬瑳]有進(jìn)位。這種串聯(lián)方法只是完成了基本功能，從效率上則完全不可行。

那如何做呢？其實(shí)方法挺簡(jiǎn)單的，只需要把Ci和參與運(yùn)算的兩個(gè)4位二進(jìn)制數(shù)之間的關(guān)系梳理清楚就行了。直接用代入法展開得：

在這個(gè)關(guān)系式里，直接列出了4位二進(jìn)制加法的最終進(jìn)位，不用等待低位計(jì)算完了，再計(jì)算高位，而是直接進(jìn)行計(jì)算，最終得到的超前進(jìn)位加法器電路圖如下所示：

假設(shè)超前進(jìn)位加法器中的每個(gè)門時(shí)延是t，對(duì)于4位加法，最多經(jīng)過4t的時(shí)延，而且，即使增加更多的位數(shù)，其時(shí)延也是4t。

對(duì)比串行進(jìn)位加法器和超前進(jìn)位加法器，前者線路簡(jiǎn)單，時(shí)延與參與計(jì)算的二進(jìn)制串長(zhǎng)度成正比，而后者則是線路復(fù)雜，時(shí)延是固定值。通常，對(duì)于32的二進(jìn)制串，可以對(duì)其進(jìn)行分組，每8位一組，組內(nèi)加法用超前進(jìn)位加法器，組間進(jìn)位則用串行進(jìn)位。采用這種折中方法，既保證了效率，又降低了內(nèi)部線路復(fù)雜度。