完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > 時鐘域
時鐘域就是時鐘信號的“勢力范圍“,一個時鐘域里只能存在一個時鐘信號,但是一個時鐘信號最多可以對應兩個時鐘域。
文章:49個 瀏覽:9536次 帖子:11個
FIFO是FPGA/IC設計中經(jīng)常使用到的模塊,它經(jīng)常被用在兩個模塊之間進行數(shù)據(jù)的緩存,以避免數(shù)據(jù)在傳輸過程中丟失。同時FIFO也經(jīng)常被用在跨時鐘域處理中。
RZ/N2L EtherCAT RMII時鐘域解決方案和優(yōu)勢解析
RZ/N2L是一種工業(yè)以太網(wǎng)通信用MPU,可輕松將網(wǎng)絡功能添加到工業(yè)設備中。
2024-05-28 標簽:控制器集線器工業(yè)以太網(wǎng) 1713 0
valid-ready握手協(xié)議和enable-xoff協(xié)議對比
這一篇主要對比下valid-ready握手協(xié)議和enable-xoff協(xié)議,當然這個對比僅限于同時鐘域下的信號傳輸。
跨時鐘域類型介紹 同步FIFO和異步FIFO的架構(gòu)設計
在《時鐘與復位》一文中已經(jīng)解釋了亞穩(wěn)態(tài)的含義以及亞穩(wěn)態(tài)存在的危害。在單時鐘系統(tǒng)中,亞穩(wěn)態(tài)出現(xiàn)的概率非常低,采用同步設計基本可以規(guī)避風險。但在實際應用中,...
又到了一年一度的招聘季節(jié),有粉絲私信問了一個問題,一個關(guān)于以前流傳出來的大廠面試的題目,個人覺得算是比較經(jīng)典的題目,也是工作中經(jīng)常遇到的一個問題,所以準...
XILINX FPGA IP之FIFO Generator例化仿真
上文XILINX FPGA IP之FIFO對XILINX FIFO Generator IP的特性和內(nèi)部處理流程進行了簡要的說明,本文通過實際例子對該I...
前面幾篇FPGA時序約束進階篇,介紹了常用主時鐘約束、衍生時鐘約束、時鐘分組約束的設置,接下來介紹一下常用的另外兩個時序約束語法“偽路徑”和“多周期路徑”。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |