ram內(nèi)部存儲(chǔ)器電路組成

ram在計(jì)算機(jī)和數(shù)字系統(tǒng)中用來暫時(shí)存儲(chǔ)程序、數(shù)據(jù)和中間結(jié)果。隨機(jī)存取存儲(chǔ)器（ram）既可向指定單元存入信息又可從指定單元讀出信息。

2024-02-19 標(biāo)簽：存儲(chǔ)器cpuRAM 1882 0

數(shù)碼管怎么用？怎么檢測數(shù)碼管好壞？

提到“數(shù)碼管”我想大家對這個(gè)名字應(yīng)該不會(huì)感到陌生吧，他是一種可以顯示數(shù)字和其他信息的電子設(shè)備。

2023-11-13 標(biāo)簽：led燈發(fā)光二極管數(shù)碼管 3277 0

數(shù)碼管驅(qū)動(dòng)電路講解

根據(jù)項(xiàng)目需求可以用I/O外部上拉，用來驅(qū)動(dòng)數(shù)碼管；也可以74HC138（38譯碼器）+74HC245（8路信號(hào)收發(fā)器）驅(qū)動(dòng)數(shù)碼管。本文會(huì)以后者為數(shù)碼管驅(qū)...

2023-11-01 標(biāo)簽：收發(fā)器數(shù)碼管譯碼器 3615 0

指令如何執(zhí)行

雖然把“總線”比喻成“高速公路”，但是兩者之間還是有很大的不同，在現(xiàn)實(shí)的高速公路上，汽車向著同一個(gè)方向前進(jìn)，每個(gè)汽車有不同的目的地，在不同的路口下高速。...

2023-10-30 標(biāo)簽：寄存器內(nèi)存指令 806 0

譯碼器的邏輯功能和使用方法

譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進(jìn)行“翻譯”，變成相應(yīng)的狀態(tài)，使輸出通道中相應(yīng)的一路有信號(hào)輸出。

2023-10-11 標(biāo)簽：邏輯電路二進(jìn)制數(shù)碼管 9617 0

基于Verilog的經(jīng)典數(shù)字電路設(shè)計(jì)（5）譯碼器

前面講完了編碼器，其實(shí)不知不覺地，也順便把譯碼器也講了，畢竟，二者是一個(gè)相反操作的過程，類似于加減，前進(jìn)與后退，調(diào)制與解調(diào)，F(xiàn)FT 和 IFFT 等等。

2023-10-09 標(biāo)簽：二進(jìn)制LED驅(qū)動(dòng)譯碼器 2123 0

簡單介紹控制器的基本組成

指令寄存器用來存放正在執(zhí)行的指令。指令分成兩部分：操作碼和地址碼。操作碼用來指示指令的操作性質(zhì)，如加法、減法等；地址碼給出本條指令的操作數(shù)地址或形成操作...

2023-08-15 標(biāo)簽：控制器寄存器時(shí)序電路 1393 0

一種優(yōu)雅高效的卷積碼譯碼方法—維特比譯碼

在接收端，我們有一組對應(yīng)于發(fā)射監(jiān)督比特的電壓采樣序列。為簡單并不失一般性，我們將假設(shè)接收端獲得了最佳采樣點(diǎn)（或者一組采樣集的均值對應(yīng)一個(gè)監(jiān)督位），通過與...

2023-07-07 標(biāo)簽：接收機(jī)譯碼器生成器 2031 0

基于FPGA開發(fā)板流水燈的設(shè)計(jì)實(shí)現(xiàn)

流水燈，有時(shí)候也叫跑馬燈，是一個(gè)簡單、有趣又經(jīng)典的實(shí)驗(yàn)，基本所有單片機(jī)的玩家們在初期學(xué)習(xí)的階段都做過。本次我們也來介紹一下如何通過小腳丫FPGA實(shí)現(xiàn)一個(gè)流水燈。

2023-06-20 標(biāo)簽：單片機(jī)計(jì)數(shù)器譯碼器 1383 0

基于FPGA采用模塊化思路設(shè)計(jì)一個(gè)譯碼器

本次實(shí)驗(yàn)的任務(wù)是構(gòu)建一個(gè)3-8譯碼器，且將譯碼結(jié)果通過小腳丫的LED燈顯示。

2023-06-20 標(biāo)簽：led燈譯碼器數(shù)字電路 1244 0

怎么通過搗鼓FPGA板把數(shù)碼管給點(diǎn)亮并顯示有效信息？

今天我們?nèi)蝿?wù)是通過小腳丫板載的兩個(gè)數(shù)碼管來顯示字符，所以首先我們要了解一下數(shù)碼管的基本工作原理，接下來再研究怎么通過搗鼓小腳丫把數(shù)碼管給點(diǎn)亮，并且顯示出...

2023-06-20 標(biāo)簽：FPGA設(shè)計(jì)led燈數(shù)碼管 1321 0

在Verilog中利用函數(shù)將重復(fù)性的行為級(jí)設(shè)計(jì)進(jìn)行提取

在 Verilog 中，可以利用任務(wù)（關(guān)鍵字為 task）或函數(shù)（關(guān)鍵字為 function），將重復(fù)性的行為級(jí)設(shè)計(jì)進(jìn)行提取，并在多個(gè)地方調(diào)用，來避免重...

2023-06-02 標(biāo)簽：寄存器Verilog數(shù)碼管 1336 0

FPGA Verilog HDL系列實(shí)例—AD轉(zhuǎn)換

AD轉(zhuǎn)換就是模數(shù)轉(zhuǎn)換，顧名思義，就是把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。我們所用的模數(shù)轉(zhuǎn)換芯片是ADC0809。

2023-06-02 標(biāo)簽：fpga轉(zhuǎn)換器譯碼器 1550 0

用Verilog函數(shù)實(shí)現(xiàn)一個(gè)數(shù)據(jù)大小端轉(zhuǎn)換的功能

在 Verilog 中，可以利用任務(wù)（關(guān)鍵字為 task）或函數(shù)（關(guān)鍵字為 function），將重復(fù)性的行為級(jí)設(shè)計(jì)進(jìn)行提取，并在多個(gè)地方調(diào)用，來避免重...

2023-06-01 標(biāo)簽：寄存器Verilog數(shù)碼管 1826 0

組合邏輯電路的相關(guān)知識(shí)

本篇內(nèi)容主要回顧第三章組合邏輯電路的知識(shí)，雖然前面提到過組合邏輯電路是數(shù)字電路中很重要的一部分，但是學(xué)習(xí)起來相對簡單，主要是要學(xué)會(huì)掌握方法。

2023-05-24 標(biāo)簽：譯碼器門電路數(shù)字電路 2098 0

always組合邏輯塊的講解和譯碼器的實(shí)現(xiàn)

always 語句是重復(fù)執(zhí)行的。always 語句塊從 0 時(shí)刻開始執(zhí)行其中的行為語句；當(dāng)執(zhí)行完最后一條語句后，便再次執(zhí)行語句塊中的第一條語句，如此循環(huán)反復(fù)。

2023-05-22 標(biāo)簽：FPGA設(shè)計(jì)led燈譯碼器 3169 0

FPGA設(shè)計(jì)：always組合邏輯塊的講解和譯碼器的實(shí)現(xiàn)

always 語句是重復(fù)執(zhí)行的。always 語句塊從 0 時(shí)刻開始執(zhí)行其中的行為語句；當(dāng)執(zhí)行完最后一條語句后，便再次執(zhí)行語句塊中的第一條語句，如此循環(huán)...

2023-05-12 標(biāo)簽：fpgaFPGA設(shè)計(jì)仿真 4595 0

數(shù)字邏輯電路之譯碼器

譯碼器 　　要把二進(jìn)制碼還原成十進(jìn)制數(shù)就要用譯碼器。它也是由門電路組成的，現(xiàn)在也有集成化產(chǎn)品供選用。

2023-04-30 標(biāo)簽：電路二進(jìn)制譯碼器 2698 0