靜電防護簡介

　　靜電防護概念electrostatic protection為防止靜電積累所引起的人身電擊、火災和爆炸、電子器件失效和損壞，以及對生產的不良影響而采取的防范措施。其防范原則主要是抑制靜電的產生，加速靜電的泄漏，進行靜電中和等。人穿非導電鞋時，由于行走等活動會產生、積蓄電荷，并可達到千伏級的電位。在毛毯上行走、脫衣等所產生最高電位可達2450伏。此時人觸及其他物體會產生火花放電并受到電擊。人體活動中防靜電措施主要有？穿導電性鞋；工作服和內衣褲不使用化纖面料；穿混有導電性纖維或用防靜電劑處理的防靜電工作服；工作地面作導電化處理等。兩個不同的物體相互接觸時，在其界面上產生電荷移動，正、靜電防護負電荷相對排列形成雙電層。若將物體分離，會在兩個物體上各自產生極性不同的等量電荷。

靜電防護百科

　　靜電防護概念electrostatic protection為防止靜電積累所引起的人身電擊、火災和爆炸、電子器件失效和損壞，以及對生產的不良影響而采取的防范措施。其防范原則主要是抑制靜電的產生，加速靜電的泄漏，進行靜電中和等。人穿非導電鞋時，由于行走等活動會產生、積蓄電荷，并可達到千伏級的電位。在毛毯上行走、脫衣等所產生最高電位可達2450伏。此時人觸及其他物體會產生火花放電并受到電擊。人體活動中防靜電措施主要有？穿導電性鞋；工作服和內衣褲不使用化纖面料；穿混有導電性纖維或用防靜電劑處理的防靜電工作服；工作地面作導電化處理等。兩個不同的物體相互接觸時，在其界面上產生電荷移動，正、靜電防護負電荷相對排列形成雙電層。若將物體分離，會在兩個物體上各自產生極性不同的等量電荷。

　　防靜電原則對產生靜電的主要因素（物體的特性、表面狀態、帶電歷史、接觸面積和壓力、分離速度等）盡量予以排除；使相互接觸的物體在帶電序列中所處的位置盡量接近；使物體間的接觸面積和壓力要小，溫度要低，接觸次數要少，分離速度要小，接觸狀態不要急劇變化等。粉體、液體、氣體在運輸過程中由于摩擦會產生靜電。因此，要采取限制流速、減少管道的彎曲。增大直徑、避免振動等措施。靜電防護除降低速度、壓力、減少摩擦及接觸頻率，選用適當材料及形狀，增大電導率等抑制措施外，還可采取下列措施：①接地。②搭接（或跨接）。③屏蔽。④對幾乎不能泄漏靜電的絕緣體用抗靜電劑以增大電導率，使靜電易于泄漏。⑤采用噴霧、灑水等方法提高環境濕度，抑制靜電的產生。⑥使用靜電消除器，進行靜電中和。

　　靜電防護

　　固體產生的靜電及抑制 　兩個不同的物體相互接觸時，在其界面上產生電荷移動，正、負電荷相對排列形成雙電層。這時，若將物體進行分離，會在兩個物體上各自產生極性不同的等量電荷。一般是當相互接觸的兩物體在“帶電序列”中所居位置離得越遠則產生靜電的量越大。電荷的極性則根據帶電序列中的相對位置而定。

　　相互接觸和分離過程中，物體積蓄正（+）或負（-）的過剩電荷會由于放電和傳導而中和，或向空間和大地泄漏而趨向減少，這一過程稱為電荷緩和。一般情況下，在產生靜電的同時就開始緩和。由于凡是接觸和分離的任何物體都會產生或強或弱的靜電，因而，對于靜電極為敏感的現代電子器件、新型火藥、閃點很低的易燃、易爆氣體（如在常溫、常壓下即能揮發的液氫等低閃點特種火箭燃料）等，只要微弱的靜電即可能造成事故或火災、爆炸，所以防止產生靜電或消除靜電的危害是較難的技術問題。至于由靜電導致的放電作用引起生產過程中膠片感光、電子元件損壞，力學作用引起的纖維纏結和印刷紙張不齊等，也是復雜的問題。

　　防止靜電的原則

　　防止產生靜電的原則是：①對產生靜電的主要因素盡量予以排除。影響靜電產生的主要因素有：物體的特性；物體的表面狀態；物體的帶電歷史；接觸面積及其壓力；分離速度。②應參照表3所示的帶電序列，使相互接觸的物體在帶電序列中所處的位置盡量接近。③使物體間的接觸面積和壓力要小，溫度要低，接觸次數要少，分離速度要小，接觸狀態不要急劇變化。靜電防護

　　粉體產生的靜電及抑制

　　粉體在空氣輸送、皮帶輸送或過篩過程中，會因粉體間或粉體與管壁間的摩擦而產生靜電。因此：①管道內輸送速度不應超過某一限值，管道直徑應不小于某一最小值。管內不得設有網、格等妨礙輸送并產生靜電的物體。粉體的大小和形狀應進行優選。②盡量減少管路的彎曲和收縮；避免風速和輸送量的急劇變化。③應采用適當的空氣振動等措施，對管壁內表面進行定期清掃和檢修，防止粉體的堆集。④輸送管道應盡量使用導電性材料制作，并將其接地。⑤應優選螺旋葉片的形狀和螺旋的轉數上限；應避免傳送帶發生振動或由于輸送量失當而產生異常振動，且不應使粉體懸浮和飛散。⑥在斗式輸送中，料斗和漏斗的壁面斜度應接近于垂直，以減少摩擦面積；斗壁應不使粉體落下過程受到擾亂；應定期進行清掃；在料斗上盡量不安裝金屬制滑動固定器。⑦應優選粉體的大小和形狀，以及料斗的材質，使靜電盡量減少。⑧料斗和漏斗等應盡量使用導電性材料，并將其接地。

　　靜電防護

　　液體產生的靜電及抑制

　　液體在管路輸送過程中，或流過軟管時，由于液體間的摩擦，或由于液體與泵發生摩擦而產生靜電。在其他條件相同時，靜電與流速的1.8～2次方成比例。為限制靜電，應注意：①烴類油料的流速不應超過表4中所列數值。②在輸送能力相同的條件下，應將配管和軟管的直徑加大，將流速減小。③不應有湍流或急劇變化的輸送狀態，配管應盡量減少彎曲和收縮的部分，配管內壁應光滑。管內不要裝設金屬網、突出物等。過濾器應盡量設置于流源側。④在任何局部和任何時間內流速都不應有急劇變化，輸送初期和終了時應控制在小的流速，中期流速不得超過規定值。⑤液體中不得混入空氣、水、灰塵和氧化物（銹等）等雜物。⑥應在配管和軟管的終端部裝設直徑大的、減小流速用的緩和管段和緩和罐等。⑦用油輪、罐車、油罐汽車、罐和其他容器輸送液體時，應注意由于罐的振動，液體與器壁摩擦而產生靜電。輸送時移動速度不應急劇變化，應盡量勻速移動；在罐內應設隔板加以隔開，不應使液體起波浪或飛濺；液體中不得混入雜物；罐的內部應定期清掃。

　　氣體產生的靜電及抑制

　　氣體在流動和噴出過程中，會因高壓空氣中含有壓縮機油和因壓縮產生的凝結水霧，以及管銹、灰塵等的粒子流動于管內，或由開口部噴出時，粒子與壁面和附近的物體發生沖撞和摩擦而產生靜電。因此：①應用空氣過濾器將霧和粒子等濾除后再進行流動和噴出。②噴出流量應少，噴出壓力應低，特別注意氫氣類噴出引起爆炸。③管路和軟管等在使用前應清掃，清除銹和灰塵。④凝縮二氧化碳噴出時，應避免開口部出現干冰，因為它與液相成分互相沖撞和摩擦，或與壁面沖撞、摩擦和飛濺而產生靜電。⑤液化石油氣瓶、管的開口部及法蘭應清掃，并保持清潔。⑥氫、乙炔、丙烷、城市煤氣和氮氣的儲氣瓶、管路、軟管等在使用前應進行清掃，清除銹和水分等。盡量不用膠皮管，而使用金屬管，并將其接地。⑦水蒸氣管道開口部易產生靜電，應盡量使用干燥的水蒸氣，噴出量應少，噴出壓力應盡量限制在98牛/厘米2以下，且應使用靜電少的噴嘴，噴嘴與物體間應有足夠的距離。⑧煙霧劑和油漆噴霧時，不要對著近距離的物體進行大量和激烈的噴出。⑨ 飛機和航天器在飛行中與空氣摩擦而產生靜電，圖2是火箭高度（公里）與電位（千伏）的關系。利用裝于適當位置的防靜電針，可將靜電泄放到大氣中，以防止電位的過度升高。中國發射同步衛星的捆綁式火箭即裝有防靜電針。

　　防護措施

　　除降低速度、壓力、減少摩擦及接觸頻率，選用適當材料及形狀，增大電導率等抑制措施外，還可采取下列措施：

　　①接地，即將金屬導體與大地（接地裝置）進行電氣上的連接，以便將電荷泄漏到大地。此法適合于消除導體和電阻率在 108歐以下物體上的靜電，而不宜用來消除絕緣體上的靜電，因為絕緣體的接地容易發生火花放電，引起易燃易爆液體、氣體的點燃或造成對電子設施的干擾。應使絕緣體與大地間保持106～109歐的電阻。僅供消除導體上靜電用的接地，電阻值一般不宜超過 100～1000歐。非金屬導體接地處應包上接觸可靠的金屬物或使用導電涂料，接觸面積不小于 10厘米2。移動設備不能保持經常接地，接地操作應選在沒有危險的場合和時間。

　　②搭接（或跨接）。將兩個以上獨立的金屬導體進行電氣上的連接，使其相互間大體上處于相同的電位（圖3）。

　　③屏蔽。用接地的金屬線或金屬網等將帶電的物體表面進行包覆，從而將靜電危害限制到不致發生的程度。屏蔽措施還可防止電子設施受到靜電的干擾。

　　④對幾乎不能泄漏靜電的絕緣體，采用抗靜電劑以增大電導率，使靜電易于泄漏。

　　⑤采用噴霧、灑水等方法，使環境相對濕度提高到60～70%，以抑制靜電的產生，解決紡織廠等生產中靜電的問題。

　　靜電保護（ESD）原理和設計

　　一直想給大家講講ESD的理論，很經典。但是由于理論性太強，如果前面那些器件理論以及snap-back理論不懂的話，這個大家也不要浪費時間看了。任何理論都是一環套一環的，如果你不會畫雞蛋，注定了你就不會畫大衛。

　　靜電放電（ESD： Electrostatic Discharge），應該是造成所有電子元器件或集成電路系統造成過度電應力（EOS： Electrical Over Stress）破壞的主要元兇。因為靜電通常瞬間電壓非常高（》幾千伏），所以這種損傷是毀滅性和永久性的，會造成電路直接燒毀。所以預防靜電損傷是所有IC設計和制造的頭號難題。

　　靜電，通常都是人為產生的，如生產、組裝、測試、存放、搬運等過程中都有可能使得靜電累積在人體、儀器或設備中，甚至元器件本身也會累積靜電，當人們在不知情的情況下使這些帶電的物體接觸就會形成放電路徑，瞬間使得電子元件或系統遭到靜電放電的損壞（這就是為什么以前修電腦都必須要配戴靜電環托在工作桌上，防止人體的靜電損傷芯片），如同云層中儲存的電荷瞬間擊穿云層產生劇烈的閃電，會把大地劈開一樣，而且通常都是在雨天來臨之際，因為空氣濕度大易形成導電通到。

　　那么，如何防止靜電放電損傷呢？首先當然改變壞境從源頭減少靜電（比如減少摩擦、少穿羊毛類毛衣、控制空氣溫濕度等），當然這不是我們今天討論的重點。我們今天要討論的時候如何在電路里面涉及保護電路，當外界有靜電的時候我們的電子元器件或系統能夠自我保護避免被靜電損壞（其實就是安裝一個避雷針）。這也是很多IC設計和制造業者的頭號難題，很多公司有專門設計ESD的團隊，今天我就和大家從最基本的理論講起逐步講解ESD保護的原理及注意點，你會發現前面講的PN結/二極管、三極管、MOS管、snap-back全都用上了。。。

　　以前的專題講解PN結二極管理論的時候，就講過二極管有一個特性：正向導通反向截止（不記得就去翻前面的課程），而且反偏電壓繼續增加會發生雪崩擊穿（Avalanche Breakdown）而導通，我們稱之為鉗位二極管（Clamp）。這正是我們設計靜電保護所需要的理論基礎，我們就是利用這個反向截止特性讓這個旁路在正常工作時處于斷開狀態，而外界有靜電的時候這個旁路二極管發生雪崩擊穿而形成旁路通路保護了內部電路或者柵極（是不是類似家里水槽有個溢水口，防止水龍頭忘關了導致整個衛生間水災）。那么問題來了，這個擊穿了這個保護電路是不是就徹底死了？難道是一次性的？答案當然不是。PN結的擊穿分兩種，分別是電擊穿和熱擊穿，電擊穿指的是雪崩擊穿（低濃度）和齊納擊穿（高濃度），而這個電擊穿主要是載流子碰撞電離產生新的電子-空穴對（electron-hole），所以它是可恢復的。但是熱擊穿是不可恢復的，因為熱量聚集導致硅（Si）被熔融燒毀了。所以我們需要控制在導通的瞬間控制電流，一般會在保護二極管再串聯一個高電阻，另外，大家是不是可以舉一反三理解為什么ESD的區域是不能form Silicide的？還有給大家一個理論，ESD通常都是在芯片輸入端的Pad旁邊，不能在芯片里面，因為我們總是希望外界的靜電需要第一時間泄放掉吧，放在里面會有延遲的（關注我前面解剖的那個芯片PAD旁邊都有二極管http://ic-garden.cn/？p=482）。甚至有放兩級ESD的，達到雙重保護的目的。

　　在講ESD的原理和Process之前，我們先講下ESD的標準以及測試方法，根據靜電的產生方式以及對電路的損傷模式不同通常分為四種測試方式：人體放電模式（HBM： Human-Body Model）、機器放電模式（Machine Model）、元件充電模式（CDM： Charge-Device Model）、電場感應模式（FIM： Field-Induced Model），但是業界通常使用前兩種模式來測試（HBM， MM）。

　　1、人體放電模式（HBM）：當然就是人體摩擦產生了電荷突然碰到芯片釋放的電荷導致芯片燒毀擊穿，秋天和別人觸碰經常觸電就是這個原因。業界對HBM的ESD標準也有跡可循（MIL-STD-883C method 3015.7，等效人體電容為100pF，等效人體電阻為1.5Kohm），或者國際電子工業標準（EIA/JESD22-A114-A）也有規定，看你要follow哪一份了。如果是MIL-STD-883C method 3015.7，它規定小于《2kV的則為Class-1，在2kV~4kV的為class-2，4kV~16kV的為class-3。

　　2、機器放電模式（MM）：當然就是機器（如robot）移動產生的靜電觸碰芯片時由pin腳釋放，次標準為EIAJ-IC-121 method 20（或者標準EIA/JESD22-A115-A），等效機器電阻為0 （因為金屬），電容依舊為100pF。由于機器是金屬且電阻為0，所以放電時間很短，幾乎是ms或者us之間。但是更重要的問題是，由于等效電阻為0，所以電流很大，所以即使是200V的MM放電也比2kV的HBM放電的危害大。而且機器本身由于有很多導線互相會產生耦合作用，所以電流會隨時間變化而干擾變化。

　　ESD的測試方法類似FAB里面的GOI測試，指定pin之后先給他一個ESD電壓，持續一段時間后，然后再回來測試電性看看是否損壞，沒問題再去加一個step的ESD電壓再持續一段時間，再測電性，如此反復直至擊穿，此時的擊穿電壓為ESD擊穿的臨界電壓（ESD failure threshold Voltage）。通常我們都是給電路打三次電壓（3 zaps），為了降低測試周期，通常起始電壓用標準電壓的70% ESD threshold，每個step可以根據需要自己調整50V或者100V。

　　（1）。 Stress number = 3 Zaps. （5 Zaps， the worst case）

　　（2）。 Stress stepΔVESD = 50V（100V） for VZAP 《=1000V

　　ΔVESD = 100V（250V， 500V） for VZAP 》 1000V

　　（3）。 Starting VZAP = 70% of averaged ESD failure threshold （VESD）

　　另外，因為每個chip的pin腳很多，你是一個個pin測試還是組合pin測試，所以會分為幾種組合：I/O-pin測試（Input and Output pins）、pin-to-pin測試、Vdd-Vss測試（輸入端到輸出端）、Analog-pin。

　　1. I/O pins：就是分別對input-pin和output-pin做ESD測試，而且電荷有正負之分，所以有四種組合：input+正電荷、input+負電荷、output+正電荷、output+負電荷。測試input時候，則output和其他pin全部浮接（floating），反之亦然。

　　2. pin-to-pin測試： 靜電放電發生在pin-to-pin之間形成回路，但是如果要每每兩個腳測試組合太多，因為任何的I/O給電壓之后如果要對整個電路產生影響一定是先經過VDD/Vss才能對整個電路供電，所以改良版則用某一I/O-pin加正或負的ESD電壓，其他所有I/O一起接地，但是輸入和輸出同時浮接（Floating）。

　　3、Vdd-Vss之間靜電放電：只需要把Vdd和Vss接起來，所有的I/O全部浮接（floating），這樣給靜電讓他穿過Vdd與Vss之間。

　　4、Analog-pin放電測試：因為模擬電路很多差分比對（Differential Pair）或者運算放大器（OP AMP）都是有兩個輸入端的，防止一個損壞導致差分比對或運算失效，所以需要單獨做ESD測試，當然就是只針對這兩個pin，其他pin全部浮接（floating）。

　　好了，ESD的原理和測試部分就講到這里了，下面接著講Process和設計上的factor

　　隨著摩爾定律的進一步縮小，器件尺寸越來越小，結深越來越淺，GOX越來越薄，所以靜電擊穿越來越容易，而且在Advance制程里面，Silicide引入也會讓靜電擊穿變得更加尖銳，所以幾乎所有的芯片設計都要克服靜電擊穿問題。

　　靜電放電保護可以從FAB端的Process解決，也可以從IC設計端的Layout來設計，所以你會看到Prcess有一個ESD的option layer，或者Design rule里面有ESD的設計規則可供客戶選擇等等。當然有些客戶也會自己根據SPICE model的電性通過layout來設計ESD。

　　1、制程上的ESD：要么改變PN結，要么改變PN結的負載電阻，而改變PN結只能靠ESD_IMP了，而改變與PN結的負載電阻，就是用non-silicide或者串聯電阻的方法了。

　　1） Source/Drain的ESD implant：因為我們的LDD結構在gate poly兩邊很容易形成兩個淺結，而這個淺結的尖角電場比較集中，而且因為是淺結，所以它與Gate比較近，所以受Gate的末端電場影響比較大，所以這樣的LDD尖角在耐ESD放電的能力是比較差的（《1kV），所以如果這樣的Device用在I/O端口，很容造成ESD損傷。所以根據這個理論，我們需要一個單獨的器件沒有LDD，但是需要另外一道ESD implant，打一個比較深的N+_S/D，這樣就可以讓那個尖角變圓而且離表面很遠，所以可以明顯提高ESD擊穿能力（》4kV）。但是這樣的話這個額外的MOS的Gate就必須很長防止穿通（punchthrough），而且因為器件不一樣了，所以需要單獨提取器件的SPICE Model。

　　2） 接觸孔（contact）的ESD implant：在LDD器件的N+漏極的孔下面打一個P+的硼，而且深度要超過N+漏極（drain）的深度，這樣就可以讓原來Drain的擊穿電壓降低（8V--》6V），所以可以在LDD尖角發生擊穿之前先從Drain擊穿導走從而保護Drain和Gate的擊穿。所以這樣的設計能夠保持器件尺寸不變，且MOS結構沒有改變，故不需要重新提取SPICE model。當然這種智能用于non-silicide制程，否則contact你也打不進去implant。

　　3） SAB （SAlicide Block）：一般我們為了降低MOS的互連電容，我們會使用silicide/SAlicide制程，但是這樣器件如果工作在輸出端，我們的器件負載電阻變低，外界ESD電壓將會全部加載在LDD和Gate結構之間很容易擊穿損傷，所以在輸出級的MOS的Silicide/Salicide我們通常會用SAB（SAlicide Block）光罩擋住RPO，不要形成silicide，增加一個photo layer成本增加，但是ESD電壓可以從1kV提高到4kV。

　　4）串聯電阻法：這種方法不用增加光罩，應該是最省錢的了，原理有點類似第三種（SAB）增加電阻法，我就故意給他串聯一個電阻（比如Rs_NW，或者HiR，等），這樣也達到了SAB的方法。

　　2、設計上的ESD：這就完全靠設計者的功夫了，有些公司在設計規則就已經提供給客戶solution了，客戶只要照著畫就行了，有些沒有的則只能靠客戶自己的designer了，很多設計規則都是寫著這個只是guideline/reference，不是guarantee的。一般都是把Gate/Source/Bulk短接在一起，把Drain結在I/O端承受ESD的浪涌（surge）電壓，NMOS稱之為GGNMOS （Gate-Grounded NMOS），PMOS稱之為GDPMOS （Gate-to-Drain PMOS）。

　　以NMOS為例，原理都是Gate關閉狀態，Source/Bulk的PN結本來是短接0偏的，當I/O端有大電壓時，則Drain/Bulk PN結雪崩擊穿，瞬間bulk有大電流與襯底電阻形成壓差導致Bulk/Source的PN正偏，所以這個MOS的寄生橫向NPN管進入放大區（發射結正偏，集電結反偏），所以呈現Snap-Back特性，起到保護作用。PMOS同理推導。

　　這個原理看起來簡單，但是設計的精髓（know-how）是什么？怎么觸發BJT？怎么維持Snap-back？怎么撐到HBM》2KV or 4KV？

　　如何觸發？必須有足夠大的襯底電流，所以后來發展到了現在普遍采用的多指交叉并聯結構（multi-finger）。但是這種結構主要技術問題是基區寬度增加，放大系數減小，所以Snap-back不容易開啟。而且隨著finger數量增多，會導致每個finger之間的均勻開啟變得很困難，這也是ESD設計的瓶頸所在。

　　如果要改變這種問題，大概有兩種做法（因為triger的是電壓，改善電壓要么是電阻要么是電流）：1、利用SAB（SAlicide-Block）在I/O的Drain上形成一個高阻的non-Silicide區域，使得漏極方塊電阻增大，而使得ESD電流分布更均勻，從而提高泄放能力；2、增加一道P-ESD （Inner-Pickup imp，類似上面的接觸孔P+ ESD imp），在N+Drain下面打一個P+，降低Drain的雪崩擊穿電壓，更早有比較多的雪崩擊穿電流（詳見文獻論文： Inner Pickup on ESD of multi-finger NMOS.pdf）。

　　對于Snap-back的ESD有兩個小小的常識要跟大家分享一下：

　　1）NMOS我們通常都能看到比較好的Snap-back特性，但是實際上PMOS很難有snap-back特性，而且PMOS耐ESD的特性普遍比NMOS好，這個道理同HCI效應，主要是因為NMOS擊穿時候產生的是電子，遷移率很大，所以Isub很大容易使得Bulk/Source正向導通，但是PMOS就難咯。

　　2） Trigger電壓/Hold電壓： Trigger電壓當然就是之前將的snap-back的第一個拐點（Knee-point），寄生BJT的擊穿電壓，而且要介于BVCEO與BVCBO之間。而Hold電壓就是要維持Snap-back持續ON，但是又不能進入柵鎖（Latch-up）狀態，否則就進入二次擊穿（熱擊穿）而損壞了。還有個概念就是二次擊穿電流，就是進入Latch-up之后I^2*R熱量驟增導致硅融化了，而這個就是要限流，可以通過控制W/L，或者增加一個限流高阻，最簡單最常用的方法是拉大Drain的距離/拉大SAB的距離（ESD rule的普遍做法）。

　　3、柵極耦合（Gate-Couple） ESD技術：我們剛剛講過，Multi-finger的ESD設計的瓶頸是開啟的均勻性，假設有10只finger，而在ESD 放電發生時，這10 支finger 并不一定會同時導通（一般是因Breakdown 而導通），常見到只有2-3 支finger會先導通，這是因布局上無法使每finger的相對位置及拉線方向完全相同所致，這2~3 支finger 一導通，ESD電流便集中流向這2~3支的finger，而其它的finger 仍是保持關閉的，所以其ESD 防護能力等效于只有2~3 支finger的防護能力，而非10 支finger 的防護能力。這也就是為何組件尺寸已經做得很大，但ESD 防護能力并未如預期般地上升的主要原因，增打面積未能預期帶來ESD增強，怎么辦？其實很簡單，就是要降低Vt1（Trigger電壓），我們通過柵極增加電壓的方式，讓襯底先開啟代替擊穿而提前導通產生襯底電流，這時候就能夠讓其他finger也一起開啟進入導通狀態，讓每個finger都來承受ESD電流，真正發揮大面積的ESD作用。

　　但是這種GCNMOS的ESD設計有個缺點是溝道開啟了產生了電流容易造成柵氧擊穿，所以他不見的是一種很好的ESD設計方案，而且有源區越小則柵壓的影響越大，而有源區越大則snap-back越難開啟，所以很難把握。

　　4、還有一種復雜的ESD保護電路： 可控硅晶閘管（SCR： Silicon Controlled Rectifier），它就是我們之前講過的CMOS寄生的PNPN結構觸發產生Snap-Back并且Latch-up，通過ON/OFF實現對電路的保護，大家可以回顧一下，只要把上一篇里面那些抑制LATCH-up的factor想法讓其發生就可以了，不過只能適用于Layout，不能適用于Process，否則Latch-up又要fail了。

　　最后，ESD的設計學問太深了，我這里只是拋磚引玉給FAB的人科普一下了，基本上ESD的方案有如下幾種：電阻分壓、二極管、MOS、寄生BJT、SCR（PNPN structure）等幾種方法。而且ESD不僅和Design相關，更和FAB的process相關，而且學問太深了，我也不是很懂。

　　靜電防護最基本的方法有哪些

　　一、防靜電的基本方法：

　　1、接地把靜電引導入大地按照材料的電阻率，材料可以分為靜電導體、靜電亞導體和絕緣材料三種。對于導體和靜電亞導體，如果可以接地的話，只要用一根導線把它接地就能把它上面的電荷引導入大地，這是防靜電措施中最直接最有效的。如工人帶防靜電手腕帶及工作表面接地等。

　　2、靜電敏感元件在儲存在或運輸過程中會曝露于有靜電的區域中，用靜電屏蔽的方法可削弱外界靜電對電子元件的影響。最通常的方法是用靜電屏蔽袋作為保護。

　　二、靜電是一種處于靜止狀態的電荷。在干燥和多風的秋天，在日常生活中，人們常常會碰到這種現象：晚上脫衣服睡覺時，黑暗中常聽到噼啪的聲響，而且伴有藍光，見面握手時，手指剛一接觸到對方，會突然感到指尖針刺般刺痛，令人大驚失色；早上起來梳頭時，頭發會經常“飄”起來，越理越亂，拉門把手、開水龍頭時都會“觸電”，時常發出“啪、啪、啪”的聲響，這就是發生在人體的靜電。