三星電子先前發(fā)布，到2020年開發(fā)3納米Foundry制程。據(jù)分析稱3納米Foundry制程芯片設(shè)計費用將高達15億美金。雖芯片設(shè)計費用的增長倍數(shù)極高，但據(jù)專家分析稱其電流效率和性能提升幅度并沒有與費用成正比，而且考慮到高額的費用，能設(shè)計3納米工程的企業(yè)屈指可數(shù)。

7月17日半導體市調(diào)機構(gòu)International Business Strategy（IBS）分析稱3納米芯片工程的芯片設(shè)計費用將高達4億至15億美金。IBS說明，在設(shè)計復雜度相對較高的GPU等芯片設(shè)計費用最高。該公司資料顯示28納米芯片的平均設(shè)計費用為5130美金，而采用FinFET技術(shù)的7納米芯片設(shè)計費用為2億9780萬美金，是將近6倍的漲幅。半導體芯片的設(shè)計費用包含IP、Architecture、檢查、物理驗證、軟件、試產(chǎn)品制作等費用。

這也是半導體行業(yè)Fabless工廠一直青睞16納米FinFET和三星的14納米FinFET制程的理由。對Foundry廠商來說成本也是頗為傷腦筋的事情，不僅如此3納米制程難度也頗高。

三星電子的3納米制程將首次使用GAAE(Gate-All-AroundEarly), GAAP(Gate-All-Around Plus)技術(shù)，并起名為MBCFET(MultiBridge Channel FET)。技術(shù)的核心為確保每個Gate通道的電流存在。若FinFET結(jié)構(gòu)為3面電流，GAA為Gate的所有面都要確保有電流，電流通道變大后隨之性能也將提升。

三星電子的MBCFET技術(shù)為美國IBM和GF共同開發(fā)。若FinFET為魚鱗狀的Gate豎向排列的話，GAA為Gate橫向疊加排列方式。為生產(chǎn)此種Gate結(jié)構(gòu)需要Pattern顯影、蒸鍍、蝕刻等一系列工程的革新，并且為了減少寄生電容還要導入替代銅的鈷、釕等新材料。

業(yè)界人士稱：3納米工程開發(fā)與芯片設(shè)計若有龐大財源的支持下是有可行性，但關(guān)鍵在于是否值得如此投資。而且可使用此種工程的公司也就只有高通、蘋果、英偉達、蘋果等少數(shù)公司，這也將是3納米工程的絆腳石之一。

制造工程所需半導體設(shè)計費用（來源:IBS,單位：百萬美金）