完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > Verilog語言
文章:100個 瀏覽:8224次 帖子:23個
epoll的觸發(fā)模式是個引發(fā)討論非常多的話題,網(wǎng)絡(luò)上這方面總結(jié)的文章也很多,首先從名字上就不是很統(tǒng)一,LT模式常被稱為水平觸發(fā)、電平觸發(fā)、條件觸發(fā),而E...
驗(yàn)證環(huán)境搭建時,常使用plusargs和plusargs從仿真命令中接收參數(shù),用于動態(tài)地改變驗(yàn)證組件的行為,比如是否需要打開VIP,是否需要自動chec...
FPGA設(shè)計之Verilog中clk為什么要用posedge而不用negedge?
Verilog是一種硬件描述語言,用于描述數(shù)字電路的行為和特性。在Verilog中,時鐘信號(clk)和線路是非常重要的,它用于同步電路中的各個模塊,確...
高級數(shù)字IC設(shè)計之灰度轉(zhuǎn)二值化設(shè)計
這是一個能夠成功上板實(shí)現(xiàn)的灰度轉(zhuǎn)二值的 Verilog 程序設(shè)計,詳細(xì)的數(shù)據(jù)延時與信號延時如下所示
Bluespec SytemVerilog握手協(xié)議接口轉(zhuǎn)換設(shè)計實(shí)現(xiàn)
由于接口控制信號上的差異,要實(shí)現(xiàn)Bluespec SystemVerilog(BSV)生成的代碼和外部Verilog代碼之間的正確交互是一件比較麻煩同時...
看一下SystemVerilog中package的使用方法與注意事項
談到package,用過VHDL的工程師并不陌生。實(shí)際上,SystemVerilog中的package正是從VHDL引入的,以進(jìn)一步增強(qiáng)其在系統(tǒng)級的描述能力。
systemverilog:logic比reg更有優(yōu)勢?
在systemverilog協(xié)議中,logic定義四態(tài)值,即向量(vector)的每個位(bit)可以是邏輯0, 1, Z或X,與verilog協(xié)議中的...
基于verilog語言的數(shù)字頻率計設(shè)計立即下載
類別:課件下載 2015-12-08 標(biāo)簽:verilog語言數(shù)字頻率計設(shè)計 1338 0
類別:FPGA/ASIC 2015-06-25 標(biāo)簽:FPGAVerilog HDLVerilog語言 649 1
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |