完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > asic
ASIC是Application Specific Integrated Circuit的英文縮寫,在集成電路界被認(rèn)為是一種為專門目的而設(shè)計(jì)的集成電路。ASIC也是Australian Securities and Investment Commission的英文縮寫,即澳大利亞證券和投資委員會(huì),它是澳大利亞金融服務(wù)和市場(chǎng)的法定監(jiān)管機(jī)構(gòu)。
文章:981個(gè) 瀏覽:120536次 帖子:392個(gè)
基于Virtex-5 LX110驗(yàn)證平臺(tái)實(shí)現(xiàn)FPGA性能的硬件系統(tǒng)設(shè)計(jì)
目前ASIC設(shè)計(jì)的規(guī)模在不斷擴(kuò)大、復(fù)雜度在不斷增加,與此同時(shí),日益激烈的競(jìng)爭(zhēng)使得今天的電子產(chǎn)品市場(chǎng)對(duì)產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間極為敏感。如何提高驗(yàn)證的效率已成為...
基于Viitex-5 LX110驗(yàn)證平臺(tái)實(shí)現(xiàn)FPGA硬件系統(tǒng)的設(shè)計(jì)
目前ASIC設(shè)計(jì)的規(guī)模在不斷擴(kuò)大、復(fù)雜度在不斷增加,與此同時(shí),日益激烈的競(jìng)爭(zhēng)使得今天的電子產(chǎn)品市場(chǎng)對(duì)產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間極為敏感。如何提高驗(yàn)證的效率已成為...
如何實(shí)現(xiàn)優(yōu)于1%的輸出電壓精度的電源設(shè)計(jì)
隨著FPGA,DSP,ASIC和高性能處理器的工藝幾何尺寸不斷縮小,對(duì)電源電壓精度的要求越來越嚴(yán)格。現(xiàn)在,內(nèi)核電壓通常會(huì)落在0.9V的范圍內(nèi),內(nèi)核電流為...
ASIC嵌入ML加速器將人工智能設(shè)計(jì)到醫(yī)療傳感器
傳感器數(shù)據(jù)被加密并通過2.4 GHz ISM頻段無線電(Wi-Fi /藍(lán)牙/專有和醫(yī)療),低于1 GHz的MBAN標(biāo)準(zhǔn)或超低功耗標(biāo)準(zhǔn)(例如BLE 5.0...
通過5G開發(fā)的低成本實(shí)現(xiàn)O-RAN O-RU的解決方案
5G將面臨什么樣的挑戰(zhàn)? O-RAN的建立將作為一種催化劑,從而轉(zhuǎn)變無線社區(qū),使無線設(shè)備新渠道和新發(fā)明能夠?qū)崿F(xiàn)3GPP對(duì)5G所做的承諾。要想取得成功并節(jié)...
分散式與集中式汽車電子控制設(shè)計(jì)優(yōu)勢(shì)分析
借助應(yīng)用特定的 IC 簡(jiǎn)化車門電子系統(tǒng)設(shè)計(jì) 作者:Steven Keeping/Digi-Key 到 2030 年,電子系統(tǒng)將占一輛汽車成本的 50%,...
2020-10-14 標(biāo)簽:asic線性穩(wěn)壓器電子系統(tǒng) 2787 0
基于FPGA的ASIC協(xié)同原型驗(yàn)證設(shè)計(jì)方案
鑒于芯片設(shè)計(jì)的復(fù)雜度提升, 成功設(shè)計(jì)一個(gè)芯片所牽扯的步驟與過程也愈加復(fù)雜,所需花費(fèi)的資金也成倍增加,一個(gè)典型的芯片開發(fā)項(xiàng)目的周期和花銷如下所示 ? ? ...
FPGA工程的Verilog HDL初學(xué)者設(shè)計(jì)要點(diǎn)
要養(yǎng)成良好的Verilog代碼風(fēng)格,要先有硬件電路框圖之后再寫代碼的習(xí)慣,設(shè)計(jì)出良好的時(shí)序,這樣才能在FPGA開發(fā)或者ASIC設(shè)計(jì)中起到事半功倍的效果,...
周麗娜(Ally Zhou)女士擁有十多年 FPGA 設(shè)計(jì)、EDA 工具和多年客戶支持的經(jīng)驗(yàn)。Ally 曾先后在同濟(jì)大學(xué),芬蘭米凱利理工學(xué)院和復(fù)旦大學(xué)求...
如何在FPGA上實(shí)現(xiàn)HDL代碼完成MATLAB轉(zhuǎn)換
如果您正在使用 MATLAB 建模數(shù)字信號(hào)處理(DSP)或者視頻和圖像處理算法,并且最終將其用于 FPGA 或 ASIC,本文可能將為你帶來幫助。 從 ...
基于ASIC和VHDL語言實(shí)現(xiàn)成/解幀電路的設(shè)計(jì)
符合G.704 標(biāo)準(zhǔn)的E1 幀結(jié)構(gòu)如圖1 所示,每基本幀由32 個(gè)路時(shí)隙(ts0“ts31)組成,分別分配給30 個(gè)話音數(shù)據(jù)流和相應(yīng)輔助信息。每個(gè)路時(shí)隙...
傳統(tǒng)上若要將采用標(biāo)準(zhǔn)零件的電路板設(shè)計(jì)縮小,就是把邏輯與外圍電路整合設(shè)計(jì)成客制化ASIC,再焊到PC電路板上搭配外部?jī)?nèi)存芯片
泰克示波器新頻譜分析功能Spectrum View的特點(diǎn)和應(yīng)用場(chǎng)景
前兩篇文章主要介紹了Spectrum View的功能特點(diǎn)及相關(guān)理論知識(shí),與示波器傳統(tǒng)的FFT測(cè)試頻譜方法相比,Spectrum View具有獨(dú)到的優(yōu)勢(shì),...
使用電源控制器實(shí)現(xiàn)電源排序的電路設(shè)計(jì)
ASIC、FPGA和DSP可能需要多個(gè)電源電壓,而這些電源電壓的啟動(dòng)順序有種種限制。通常電壓值最高的I/O電壓常常必須首先啟動(dòng),然后其他電壓按照從高到低...
可編程邏輯器件PLD(Programmable Logic Device)就是一種可以由用戶定義和設(shè)置邏輯功能的數(shù)字集成電路,屬于可編程 ASIC。
基于Xilinx Spartan II系列FPGA器件實(shí)現(xiàn)IP核的設(shè)計(jì)
精簡(jiǎn)指令集計(jì)算機(jī)RISC(Reduced Instruction Set Computer)是針對(duì)復(fù)雜指令集計(jì)算機(jī)CISC(Complex Instru...
采用可編程邏輯器件實(shí)現(xiàn)高速數(shù)據(jù)中繼器的設(shè)計(jì)
高速以太網(wǎng)可以滿足新的容量需求,解決了低帶寬接入、高帶寬傳輸?shù)钠款i問題,擴(kuò)大了應(yīng)用范圍,并與以前的所有以太網(wǎng)兼容。全雙工的以太網(wǎng)協(xié)議并無傳輸距離的限制,...
用于下一代汽車專用集成電路(ASIC)的嵌入式現(xiàn)場(chǎng)可編程邏輯門陣列(eFPGA)
用于下一代汽車專用集成電路(ASIC)的嵌入式現(xiàn)場(chǎng)可編程邏輯門陣列(eFPGA)
FPGA技術(shù)的優(yōu)點(diǎn)和缺點(diǎn),如何進(jìn)行設(shè)計(jì)驗(yàn)證
設(shè)計(jì)的復(fù)雜度并不是唯一的限制因素。Altera公司技術(shù)營(yíng)銷高級(jí)經(jīng)理Phil Simpson指出,如果設(shè)計(jì)本身就需要大量數(shù)據(jù)來進(jìn)行驗(yàn)證,即使在塊的級(jí)別模擬...
FPGA和ASIC、DSP及ARM有什么不一樣,有哪些應(yīng)用優(yōu)勢(shì)
ASIC 是 Application Specific Integrated Circuit 的英文縮寫,是一種為專門目的而設(shè)計(jì)的集成電路。ASIC 設(shè)...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |