完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > asic
ASIC是Application Specific Integrated Circuit的英文縮寫,在集成電路界被認為是一種為專門目的而設(shè)計的集成電路。ASIC也是Australian Securities and Investment Commission的英文縮寫,即澳大利亞證券和投資委員會,它是澳大利亞金融服務(wù)和市場的法定監(jiān)管機構(gòu)。
文章:981個 瀏覽:120526次 帖子:392個
基于DSP+FPGA的紅外移動目標識別跟蹤系統(tǒng)設(shè)計
與通用集成電路相比,ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個方面的優(yōu)勢,而且在大批量應(yīng)用時,可降低成本。##在本系統(tǒng)中,F(xiàn)PGA控制了絕大...
ASIC、ASSP、SoC和FPGA之間到底有何區(qū)別?
我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題,諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC...
詳解模擬和數(shù)字MEMS麥克風(fēng)設(shè)計區(qū)別
模擬和數(shù)字麥克風(fēng)輸出信號在設(shè)計中顯然有不同的考慮因素。本文要討論將模擬和數(shù)字MEMS麥克風(fēng)集成進系統(tǒng)設(shè)計時的差別和需要考慮的因素。##模擬MEMS麥克風(fēng)...
實現(xiàn)最優(yōu)的傳感器:ASIC與MEMS協(xié)同設(shè)計方法
為了實現(xiàn)最優(yōu)的傳感器,強烈推薦基于傳感器總體目標規(guī)格的ASIC與MEMS協(xié)同設(shè)計方法,而不是針對已經(jīng)設(shè)計好的MEM再進行ASIC設(shè)計。
如何在FPGA內(nèi)實現(xiàn)最佳化車用MCU設(shè)計方案?
下一代汽車電子系統(tǒng)需要高度專用、成本最佳化的元件以滿足市場需求。傳統(tǒng)MCU針對特殊應(yīng)用而設(shè)計的作法已不再適用,最佳化車用MCU設(shè)計方案由此誕生...
Xilinx 推出擁有ASIC級架構(gòu)和ASIC增強型設(shè)計方案的20nm All Programmable UltraScale產(chǎn)品系列
All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天...
安森美半導(dǎo)體配合中國消費類醫(yī)療市場趨勢的半導(dǎo)體方案應(yīng)用案例研究
安森美半導(dǎo)體為中國消費類醫(yī)療設(shè)備市場提供多種價值,包括涵蓋助聽器數(shù)字信號處理器(DSP)系統(tǒng)、定制混合信號專用集成電路(ASIC)、分立元件以及有助于實...
在特定條件下采用更智能的技術(shù)來隔離特定錯誤,找到問題電路的源頭并漸進式修復(fù)錯誤,這很重要。Synopsys 公司的Synplify Premier 和S...
Xilinx UltraScale:為您未來架構(gòu)而打造的新一代架構(gòu)
UltraScale架構(gòu)是業(yè)界首次在All Programmable架構(gòu)中應(yīng)用最先進的ASIC架構(gòu)優(yōu)化。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴展至16nm鰭...
為ASIC和SoC設(shè)計實現(xiàn)最佳化嵌入式存儲器
在傳統(tǒng)的大規(guī)模ASIC和SoC設(shè)計中,晶片的實體空間大致可分為用于新的定制邏輯、用于可再使用邏輯(第三方IP或傳統(tǒng)的內(nèi)部IP)以及用于嵌入式存儲器三部份。
它不僅能解決整體系統(tǒng)吞吐量擴展限制的問題和時延問題,而且直接應(yīng)對先進節(jié)點芯片性能方面的最大瓶頸問題——互連。事實上,UltraScale架構(gòu)能夠從布線、...
賽靈思ASIC級UltraScale架構(gòu)要素及相關(guān)說明
ASIC級UltraScale架構(gòu)要素包括海量數(shù)據(jù)流、高度優(yōu)化的關(guān)鍵路徑、增強型DSP子系統(tǒng)、3D IC芯片間帶寬、海量I/O和存儲器帶寬、多區(qū)域類似A...
賽靈思UltraScale架構(gòu):業(yè)界首款A(yù)SIC級All Programmable架構(gòu)
UltraScale? 架構(gòu)通過在完全可編程的架構(gòu)中應(yīng)用最先進的ASIC 技術(shù),可應(yīng)對上述這些挑戰(zhàn)。該架構(gòu)能從20nm平面FET結(jié)構(gòu)擴展至16nm鰭式F...
常見問題解答:Xilinx采用首個ASIC級UltraScale可編程架構(gòu)
Xilinx采用首個ASIC級UltraScale可編程架構(gòu)之首款20nm All Programmable器件開始投片常見問題解答:什么是UltraS...
數(shù)字電源管理可在改善系統(tǒng)性能的同時又可降低能源成本
本文探討了在網(wǎng)絡(luò)交換機和路由器、基站和服務(wù)器、以及工業(yè)和醫(yī)療設(shè)備中,怎樣通過使用 LTC2974 四通道數(shù)字電源管理 IC 來改善性能、可靠性和能效。
淺談降低100G系統(tǒng)功耗的六大關(guān)鍵技術(shù)
根據(jù)國際能源機構(gòu)(IEA)2008年的統(tǒng)計,從1973年到2006年,全球能源消耗上升73%,C02排放增長了79%,能源的消耗導(dǎo)致了溫室效應(yīng)和一系列的...
SoPC應(yīng)用設(shè)計的PLD開發(fā)工具要求詳解
電子發(fā)燒友網(wǎng)核心提示:對SoPC的開發(fā)而言,PLD工具是必不可少的。PLD開發(fā)工具必須進一步發(fā)展,從而與技術(shù)進步和EDA產(chǎn)業(yè)的發(fā)展相適應(yīng)。器件的復(fù)雜度在...
基于VHDL和CPLD的智能數(shù)字電壓表設(shè)計
本系統(tǒng)是用CPLD實現(xiàn)的智能數(shù)字電壓表。隨著EDA技術(shù)的廣泛應(yīng)用,CPLD已成為現(xiàn)代數(shù)字系統(tǒng)設(shè)計的主要手段,CPLD目前正朝著更高速、更高集成度、更強功...
系統(tǒng)設(shè)計工程師不可不知的DRAM控制器核心結(jié)論
電子發(fā)燒友網(wǎng)核心提示: DRAM控制器藏在您的系統(tǒng)核心芯片系統(tǒng)(SoC)中,可能有兩個,甚至是四個。有一些精心制作的邏輯小模塊,用于連接SoC內(nèi)部和外部...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |