基于FPGA實現FIR數字濾波器

在數字信號處理系統中，有限脈沖響應(finite impulse response，FIR)數字濾波器是一個非常重要的基本單元。近年來，由于FPGA具有...

2024-11-05 標簽：FPGA數字濾波器FIR 660 0

FIR頻域重疊相加法

傳感器和信號處理僅一線之隔，信號的前后端合理搭配，是我們更準確地感知這個世界的一種基本態度和方式。

2024-09-09 標簽：傳感器FIR頻域 513 0

FIR連續采樣分段卷積時域重疊相加法

在上一個文檔里，我們提到了FIR系統在時域的分段卷積中使用“重疊保留(Overlap-Save)”的處理方式，這里我們續集，說明一下“重疊相加(Over...

2024-06-14 標簽：數字濾波器FIR信號 1207 0

如何在ADI DSP中設計一個合理的混響(下)

在上篇文章中，我們提及了混響的類型和基本實現原理。目前做一個專業級混響需要設置許多參數，有些參數是必備的，而有些是在特定需求下慢慢增加起來的。

2024-03-06 標簽：dsp低通濾波器FIR 1520 0

使用Moku自定義實時數字濾波器實現降噪與去尖峰

在本應用筆記中，我們利用Moku云編譯和多儀器模式來解釋常用移動平均濾波器的開發。我們使用示波器和頻率響應分析儀來檢測有限脈沖響應(FIR)濾波器。然后...

2024-01-04 標簽：示波器數字濾波器FIR 664 0

數字濾波器的設計和實現

濾波器設計是一個創建滿足指定濾波要求的濾波器參數的過程。濾波器的實現包括濾波器結構選擇和濾波器參數計算。只有完成濾波器的設計和實現，才能最終完成數據的濾波。

2023-10-31 標簽：濾波器數字濾波器FIR 1603 0

手把手用Verilog實現FIR濾波器

首先需要把FIR最基本的結構實現，也就是每個FIR抽頭的數據與其抽頭系數相乘這個操作。由頂層文件對這個基本模塊進行多次調用。

2023-06-19 標簽：轉換器FPGA設計FIR 3588 0

FIR及IIR濾波器的FPGA設計實現方案

這種方法是通過將模擬濾波器頻率特性H(s)反拉氏變換為h(t)，再將h(t)等間隔抽樣成h(n)后，對h(n)取Z變換求得H(z)，即得到了數字濾波器的...

2023-06-15 標簽：FPGA設計數字濾波器FIR 2215 0

FPGA的數字信號處理：Verilog實現簡單的FIR濾波器

該項目介紹了如何使用 Verilog 實現具有預生成系數的簡單 FIR 濾波器。

2023-06-07 標簽：fpga濾波器數字信號處理 3678 0

使用VCS觀察Verilog二維數組仿真值的方法

FIR設計過程中，不可避免使用到reg/wire的二維數組；

2023-06-06 標簽：FIRVerilogVCS 3698 0

如何把50Hz工頻干擾定點清除

如果單純依靠模擬電路，是不可能將50Hz干擾徹底抑制掉的，所以這時候就體現出數字信號處理的優越性了。

2023-06-02 標簽：模擬電路濾波器FIR 1.1萬 0

FIR濾波器代碼及仿真設計

上文 FPGA數字信號處理之濾波器2_使用dsp48e1的fir濾波器設計完成了結構設計。

2023-06-02 標簽：fpga濾波器FIR 1643 0

基于DSP48E1的FIR濾波器設計

在數字信號處理中為了保證時延穩定性以及節省乘法器，通常使用對稱系數的濾波器。

2023-06-02 標簽：濾波器數字信號處理FIR 1583 0

濾波器介紹及系數設計

在數字信號處理領域中，數字濾波器占有非常重要的地位。根據其計算方式可以分為FIR(有限脈沖響應)濾波器，和IIR(無限脈沖響應)濾波器兩種。

2023-06-02 標簽：濾波器數字濾波器數字信號處理 8453 0

Verilog并行FIR濾波器設計

FIR（Finite Impulse Response）濾波器是一種有限長單位沖激響應濾波器，又稱為非遞歸型濾波器。

2023-06-01 標簽：濾波器寄存器FIR 1202 0

介紹一下FIR濾波器的使用

在信號的實時處理中，濾波是十分必要的，因為信號中難免會由于各種原因混入噪聲，干擾我們對信號進行分析。

2023-05-26 標簽：濾波器低通濾波器FIR 6967 0