FPGA基礎知識及設計和執行FPGA應用所需的工具

本文將首先介紹FPGA的基礎知識，包括FPGA的工作原理以及為什么要使用FPGA等，然后討論設計和執行FPGA應用所需的工具。

2024-11-11 標簽：FPGAHDL現場可編程門陣列 923 0

編寫高效Testbench的指南和示例

Testbench是驗證HDL設計的主要手段，本文提供了布局和構建高效Testbench的指南以及示例。另外，本文還提供了一種示例，可以為任何設計開發自...

2024-10-29 標簽：FPGA硬件HDL 281 0

Verilog HDL的基礎知識

本文繼續介紹Verilog HDL基礎知識，重點介紹賦值語句、阻塞與非阻塞、循環語句、同步與異步、函數與任務語法知識。

2024-10-24 標簽：仿真VerilogHDL 441 0

FPGA 原型設計開發復雜性策略

FPGA 被封裝在更大的封裝中，從而提供了更多的 I/O。"然而，I/O 的增加并不像邏輯資源那樣引人注目。

2024-04-11 標簽：FPGAasicsoc 296 0

如何寫出時序最優的HDL代碼？如何寫出時序裕量足夠的代碼？

你想寫出可以跑出700M以上的代碼嗎，直逼FPGA內部PLL的極限。

2024-03-12 標簽：FPGA濾波器比較器 919 0

FPGA系統規劃的簡化流程

數據接口的同步在 FPGA/CPLD 設計中一個常見問題。很多設計工作不穩定都是源于數據接口的同步問題。

2024-02-21 標簽：fpgacpld寄存器 586 0

自動化構建環境在FPGA設計中的應用

為了加快實現 FPGA 構建環境的自動化（如用于持續集成 (CI)），并確保在開發與生命周期后期階段完整重現設計結果，Missing Link Elec...

2024-02-20 標簽：fpgaHDLTCL 433 0

芯片開發的驗證調試工具為何需要一場革命呢？

驗證調試是辛苦活兒。除錯（debug）要先找出錯誤，但錯誤通常只在特定場景下才能復現，當工藝演進到5納米及以下，超大芯片集成度動輒超過百億晶體管時，遍歷...

2024-01-09 標簽：處理器eda晶體管 488 0

如何用RTL原語實現MUX門級映射呢？

對于前端設計人員，經常會需要一個MUX來對工作模式，數據路徑進行明確（explicit）的聲明，這個對于中后端工程師下約束也很重要。這里介紹一種巧用的R...

2023-12-14 標簽：HDLRTLMux 1477 0

怎么使用DMA在FPGA中的HDL和嵌入式C之間傳輸數據？

鑒于機器學習和人工智能等應用的 FPGA 設計中硬件加速的興起，現在是剝開幾層“云霧”并討論 HDL 之間來回傳遞數據（主要指FPGA 的可編程邏輯 (...

2023-11-27 標簽：fpga嵌入式HDL 1537 0

淺談Verilog HDL代碼編寫風格

消失了好久，沒有寫文章，也沒有做筆記，因為最近再趕一個比賽，時間很緊，昨天周六終于結束了，所以趁著周末這會兒有時間，寫點東西，記錄下來。首先我學習FPG...

2023-11-20 標簽：fpgaVerilogHDL 775 0

講解MATLAB/Simulink HDL使用入門

我們將使用實例講解MATLAB / Simulink HDL 使用入門。

2023-11-06 標簽：ledmatlabHDL 1384 0

考慮x和z在verilog條件語句中的使用情況

首先，考慮x和z在verilog條件語句中的使用情況，然后我們再考慮在verilog中用x和z給其他reg/wire賦值的情況。

2023-11-02 標簽：仿真器VerilogHDL 1830 0

SystemVerilog在硬件設計部分有哪些優勢

談到SystemVerilog，很多工程師都認為SystemVerilog僅僅是一門驗證語言，事實上不只如此。傳統的Verilog和VHDL被稱為HDL...

2023-10-19 標簽：VerilogSystemHDL 1262 0

FPGA IP核開發流程概要

開發和驗證 FPGA IP 不僅僅是編寫 HDL，而是需要更多的思考。讓我們來看看如何做吧！

2023-10-17 標簽：fpga接口HDL 1137 0

灰度圖像均值濾波算法的HDL實現介紹

首先要做的是最簡單的均值濾波算法。均值濾波是典型的線性濾波算法，它是指在圖像上對目標像素給一個模板，該模板包括了其周圍的臨近像素（以目標象素為中心的周圍...

2023-10-16 標簽：RAMHDL移位寄存器 856 0