完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > hdl
文章:184個 瀏覽:47407次 帖子:125個
PADS Professional的FPGA-PCB協(xié)同設計模塊
如今,F(xiàn)PGA 功能強大且管腳數(shù)目極大,可為工程師提供大量機會來提升特性和功能,同時還能降低產(chǎn)品成本。隨著復雜度增加,將這些器件集成到印刷電路板也成為了...
Testbench編寫指南(2)讀取txt文件數(shù)據(jù)
用“數(shù)組”來表述Verilog HDL中的定義并不準確,但對大多數(shù)人來說應該更好理解。
二十進制編碼器及Verilog HDL描述 Verilog HDL程序的基本結(jié)構(gòu)及特點
節(jié)通過硬件描述語言Verilog HDL對二十進制編碼器的描述,介紹Verilog HDL程序的基本結(jié)構(gòu)及特點。
硬件描述語言(HDL)是一種用形式化方法來描述數(shù)字電路和系統(tǒng)的語言。數(shù)字電路系統(tǒng)的設計者利用這種語言可以從上層到下層(從抽象到具體)逐層描述自己的設計思...
Verilog Testbench怎么寫 Verilog Testbench文件的編寫要點
之前在使用Verilog做FPGA項目中、以及其他一些不同的場合下,零散的寫過一些練手性質(zhì)的testbench文件,開始幾次寫的時候,每次都會因為一些基...
信號發(fā)生器能夠產(chǎn)生頻率波形可調(diào)的信號輸出,目前僅限于1Hz~4999Hz頻率范圍,波形可選擇三角波,方波,鋸齒波,以及正弦波。本系統(tǒng)在Basys3上構(gòu)建...
ASIC數(shù)字設計:前端設計、驗證、后端實現(xiàn)
數(shù)字系統(tǒng)設計中有三個重要的設計級別概念:行為級(Behavior Level)、寄存器傳輸級(Register Transfer Level)和門級(G...
EDA(Electronic Design Automation,電子設計自動化)綜合是指在集成電路設計過程中將高級描述語言(HDL)代碼轉(zhuǎn)換為邏輯網(wǎng)...
邏輯綜合是電子設計自動化(EDA)中的一個重要步驟,用于將高級語言或硬件描述語言(HDL)表示的電路描述轉(zhuǎn)換為門級電路的過程。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |