完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > hdl
文章:330個(gè) 瀏覽:47772次 帖子:125個(gè)
現(xiàn)代硬件設(shè)計(jì)始于以自然語(yǔ)言提供的規(guī)范。然后,在綜合電路元件之前,硬件工程師將其翻譯成適當(dāng)?shù)挠布枋稣Z(yǔ)言(HDL),例如Ve...
在電路設(shè)計(jì)自動(dòng)化的時(shí)代,綜合工具的作用不言而喻,通過(guò)綜合,設(shè)計(jì)人員能夠獲得自己所設(shè)計(jì)模塊的規(guī)模、時(sh...
2023-06-19 標(biāo)簽:電路設(shè)計(jì)HDLDC 3003 0
FPGA開(kāi)發(fā)過(guò)程中,離不開(kāi)時(shí)序約束,那么時(shí)序約束是什么?簡(jiǎn)單點(diǎn)說(shuō),F(xiàn)PGA芯片中的邏輯電路,從...
對(duì)于VerilogHDL語(yǔ)言中,經(jīng)常在always模塊中,面臨兩種賦值方式:阻塞賦值和非阻塞賦值。對(duì)于初學(xué)者,往往非常迷惑這兩種賦值方式的用法,本章節...
Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型也稱(...
2023-05-22 標(biāo)簽:電路設(shè)計(jì)VerilogHDL 1041 0
Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型也稱(...
Vivado 軟件提供了HDL編寫(xiě)中常用的示例,旨在幫助初學(xué)者更好地理解和掌握HDL編程,這里分享一下verilog代碼示例。
如果你正在使用Vivado開(kāi)發(fā)套件進(jìn)行設(shè)計(jì),你會(huì)發(fā)現(xiàn)綜合設(shè)置中提供了許多綜合選項(xiàng)。這些選項(xiàn...
2023-05-16 標(biāo)簽:HDL編碼開(kāi)發(fā)套件 4522 0
設(shè)計(jì)一款芯片,明確需求(功能和性能)之后,先由架構(gòu)工程師設(shè)計(jì)架構(gòu),得出芯片設(shè)計(jì)方案,前端設(shè)計(jì)工程師形成RTL...
2023-05-12 標(biāo)簽:電源IC設(shè)計(jì)eda 2157 0
作為SpinalHDL語(yǔ)法篇的第一節(jié),我們也從最簡(jiǎn)單的開(kāi)始。 Bool類(lèi)型定義
這里的面積指一個(gè)設(shè)計(jì)消耗 FPGA/CPLD 的邏輯資源的數(shù)量,對(duì)于 FPGA 可以用消耗的 FF(觸發(fā)器)和 LUT(查找表)來(lái)衡量,...
簡(jiǎn)談FPGA引腳信號(hào)分配的幾個(gè)原則
現(xiàn)在的FPGA正變得越來(lái)越復(fù)雜,向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單,現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于...
SpinalHDL BlackBox時(shí)鐘與復(fù)位
在SpinalHDL中使用之前已有的Verilog等代碼的時(shí)候需要將這些代碼包在一個(gè)BlackBox里面,但是如果這些代碼里面有時(shí)鐘和復(fù)位,我們需要怎么...
在SpinalHDL代碼中,StreamArbiter提供了完善的多入一出的調(diào)度機(jī)制。里面可能應(yīng)用的較多的是Round Robin調(diào)度。
2023-04-15 標(biāo)簽:HDLFIFO存儲(chǔ) 1292 0
FPGA有哪些優(yōu)質(zhì)的帶源碼的IP開(kāi)源網(wǎng)站?
Opencores是一個(gè)開(kāi)源的數(shù)字電路設(shè)計(jì)社區(qū),它提供了免費(fèi)的開(kāi)源IP(知識(shí)產(chǎn)權(quán))核心,讓工...
在SpinalHDL中如何將ROM的初始化放置在RTL文件中?
在默認(rèn)情況下,SpinalHDL在生成代碼時(shí)會(huì)同時(shí)生成一個(gè)bin文件及一個(gè)RTL代碼文件。在RTL代碼中,會(huì)通過(guò)readme...
為什么在Verilog HDL設(shè)計(jì)中一定要用同步而不能用異步時(shí)序邏輯?
同步時(shí)序邏輯是指表示狀態(tài)的寄存器組的值只可能在唯一確定的觸發(fā)條件發(fā)生時(shí)刻改變。只能由時(shí)鐘的正跳沿或負(fù)跳沿觸發(fā)的狀態(tài)機(...
邏輯綜合在整個(gè)IC設(shè)計(jì)流程RTL2GDS中的位置
根據(jù)摩爾定律的發(fā)展,晶體管的Poly的最小柵極長(zhǎng)度已經(jīng)到達(dá)了1nm甚至更小,集成電路的規(guī)模越 來(lái)越大,集成度越來(lái)越高。
2023-03-27 標(biāo)簽:IC設(shè)計(jì)EDA工具HDL 2269 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題 教程专题
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |