完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > hdl
文章:184個 瀏覽:47407次 帖子:125個
FPGA側(cè)重于設(shè)計具有某個功能的硬件電路,內(nèi)部資源是VersaTiles(Actel FPGA)之類的微小單元,F(xiàn)PGA的內(nèi)部單元初始在編程前都是使用的...
FPGA 的設(shè)計流程就是利用 EDA 開發(fā)軟件和編程工具對 FPGA 芯片進(jìn)行開發(fā)的過程。原理圖和HDL(Hardware description la...
Verilog HDL之步進(jìn)電機(jī)驅(qū)動控制
步進(jìn)電機(jī)的用途還是非常廣泛的,目前打印機(jī),繪圖儀,機(jī)器人等等設(shè)備都以步進(jìn)電機(jī)為動力核心。那么,下面我們就了解下什么是步進(jìn)電機(jī),它是怎么控制的。
2023-03-17 標(biāo)簽:電動機(jī)步進(jìn)電機(jī)Verilog 1032 0
數(shù)字 IC 設(shè)計是一個程序過程,涉及將規(guī)格和功能轉(zhuǎn)換為數(shù)字塊,然后進(jìn)一步轉(zhuǎn)換為邏輯電路。許多與數(shù)字 IC 設(shè)計相關(guān)的限制來自代工工藝和技術(shù)限制。 ...
編寫一個創(chuàng)建模塊dut實例(具有任何實例名稱)的測試平臺,并創(chuàng)建一個時鐘信號來驅(qū)動模塊的clk輸入。時鐘周期為 10 ps。時鐘應(yīng)初始化為零,其第一個轉(zhuǎn)...
input C,S, //Set Q to 1, Clear Q to 0
相信很多ICer們在Light芯片的過程中無論前后端都聽過DFT設(shè)計測試,DFT全稱Design for Test(即可靠性設(shè)計),眾所周知,測試的目的...
Verilog作為一種HDL語言,對系統(tǒng)行為的建模方式是分層次的。比較重要的層次有系統(tǒng)級(system)、算法級(Algorithm)、寄存器傳輸級(R...
使用Vivado Block Design設(shè)計解決項目繼承性問題
使用Vivado Block Design設(shè)計解決了項目繼承性問題,但是還有個問題,不知道大家有沒有遇到,就是新設(shè)計的自定義 RTL 文件無法快速的添加...
今天還是更新狀態(tài)機(jī),狀態(tài)機(jī)基本是整個HDL中的核心,合理、高效地使用狀態(tài)機(jī),是數(shù)字電路中的重要技能。
2023-02-12 標(biāo)簽:HDL狀態(tài)機(jī)fsm 895 0
Vivado綜合根據(jù)HDL代碼的編寫方式推斷出四種類型的寄存器原語
綜合(Logic Synthesize)是指將HDL語言、原理圖等設(shè)計輸入翻譯成由與、或、非門等基本邏輯單元組成的門級連接(網(wǎng)表),并根據(jù)設(shè)計目標(biāo)與...
如何利用ZedBoard+AD9361的硬件板卡套裝產(chǎn)生點頻信號呢
之前我們基于matlab板級支持包在matlab的控制下,利用ZedBoard+AD9361的硬件板卡套裝產(chǎn)生了點頻信號。
為什么FPGA難學(xué)?FPGA的內(nèi)部結(jié)構(gòu)解析
“時鐘是時序電路的控制者”這句話太經(jīng)典了,可以說是FPGA設(shè)計的圣言。FPGA的設(shè)計主要是以時序電路為主,因為組合邏輯電路再怎么復(fù)雜也變不出太多花樣,理...
教你在SpinalHDL中總線連接時針對總線的部分信號位寬不同時的如何快速地實現(xiàn)總線連接。
本規(guī)范的目的是提高書寫代碼的可讀性 可修改性 可重用性 優(yōu)化代碼綜合和仿真的結(jié) 果 指導(dǎo)設(shè)計工程師使用VerilogHDL規(guī)范代碼和優(yōu)化電路 規(guī)范化公司...
在之前寫Verilog時,位拼接符是一個很常見的東西,今天來看下在SpinalHDL中常見的位拼接符的使用。
各種硬件描述語言 (HDL) 在過去幾年中不斷增強(qiáng),確定哪種語言適合哪種設(shè)計的復(fù)雜性也隨之增加。許多設(shè)計人員和組織正在考慮是否應(yīng)該從一種 HDL 切換到...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |