完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > hdl
文章:184個(gè) 瀏覽:47408次 帖子:125個(gè)
利用同步fifo實(shí)現(xiàn)對(duì)輸入序列的檢測(cè)
今天繼續(xù)為大家解析聯(lián)發(fā)科技數(shù)字IC設(shè)計(jì)崗的筆試題。
FPGA(現(xiàn)場(chǎng)可編程門陣列)的編程涉及到三種主要的硬件描述語(yǔ)言(HDL):VHDL(VHSIC Hardware Description Languag...
使用硬件描述語(yǔ)言(VHDL,Verilog HDL,業(yè)界公司一般都是使用后者)將模塊功能以代碼來(lái)描述實(shí)現(xiàn),也就是將實(shí)際的硬件電路功能通過(guò)HDL語(yǔ)言描述出...
2023-07-09 標(biāo)簽:機(jī)器人芯片設(shè)計(jì)仿真 1108 0
Vivado 軟件提供了HDL編寫中常用的示例,旨在幫助初學(xué)者更好地理解和掌握HDL編程,這里分享一下verilog代碼示例。
Verilog作為一種HDL語(yǔ)言,對(duì)系統(tǒng)行為的建模方式是分層次的。比較重要的層次有系統(tǒng)級(jí)(system)、算法級(jí)(Algorithm)、寄存器傳輸級(jí)(R...
簡(jiǎn)談FPGA引腳信號(hào)分配的幾個(gè)原則
現(xiàn)在的FPGA正變得越來(lái)越復(fù)雜,向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單,現(xiàn)在也變得相當(dāng)繁復(fù)。下面這些用于向多用途引腳指配信號(hào)的指導(dǎo)方針有助于設(shè)計(jì)師根據(jù)最多到最少...
各種硬件描述語(yǔ)言 (HDL) 在過(guò)去幾年中不斷增強(qiáng),確定哪種語(yǔ)言適合哪種設(shè)計(jì)的復(fù)雜性也隨之增加。許多設(shè)計(jì)人員和組織正在考慮是否應(yīng)該從一種 HDL 切換到...
Verilog HDL之步進(jìn)電機(jī)驅(qū)動(dòng)控制
步進(jìn)電機(jī)的用途還是非常廣泛的,目前打印機(jī),繪圖儀,機(jī)器人等等設(shè)備都以步進(jìn)電機(jī)為動(dòng)力核心。那么,下面我們就了解下什么是步進(jìn)電機(jī),它是怎么控制的。
2023-03-17 標(biāo)簽:電動(dòng)機(jī)步進(jìn)電機(jī)Verilog 1037 0
在前一章中,我們介紹了Verilog HDL提供的內(nèi)置基本門。本章講述Verilog HDL指定用戶定義原語(yǔ)U D P的能力。
在SpinalHDL中如何將ROM的初始化放置在RTL文件中?
在默認(rèn)情況下,SpinalHDL在生成代碼時(shí)會(huì)同時(shí)生成一個(gè)bin文件及一個(gè)RTL代碼文件。在RTL代碼中,會(huì)通過(guò)readmemb函數(shù)來(lái)載入初始化內(nèi)容
FPGA設(shè)計(jì)的經(jīng)驗(yàn)技巧
當(dāng)然,任何編程語(yǔ)言的學(xué)習(xí)都不是一朝一夕的事,經(jīng)驗(yàn)技巧的積累都是在點(diǎn)滴中完成,F(xiàn)PGA設(shè)計(jì)也無(wú)例外。下面就以我的切身體會(huì),談?wù)凢PGA設(shè)計(jì)的經(jīng)驗(yàn)技巧。
2022-10-25 標(biāo)簽:FPGA設(shè)計(jì)HDL編程語(yǔ)言 985 0
編寫良好的、可移植的、可重用的 HDL 代碼,使設(shè)計(jì)能夠以所需的頻率實(shí)現(xiàn),這絕對(duì)是一個(gè)挑戰(zhàn)。
2022-09-29 標(biāo)簽:fpgaHDL狀態(tài)機(jī) 964 0
FPGA基礎(chǔ)知識(shí)及設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具
本文將首先介紹FPGA的基礎(chǔ)知識(shí),包括FPGA的工作原理以及為什么要使用FPGA等,然后討論設(shè)計(jì)和執(zhí)行FPGA應(yīng)用所需的工具。
2024-11-11 標(biāo)簽:FPGAHDL現(xiàn)場(chǎng)可編程門陣列 962 0
SystemVerilog case語(yǔ)句與C switch語(yǔ)句類似,但有重要區(qū)別。SystemVerilog不能使用break語(yǔ)句(C使用break從s...
ASIC數(shù)字設(shè)計(jì):前端設(shè)計(jì)、驗(yàn)證、后端實(shí)現(xiàn)
數(shù)字系統(tǒng)設(shè)計(jì)中有三個(gè)重要的設(shè)計(jì)級(jí)別概念:行為級(jí)(Behavior Level)、寄存器傳輸級(jí)(Register Transfer Level)和門級(jí)(G...
今天還是更新狀態(tài)機(jī),狀態(tài)機(jī)基本是整個(gè)HDL中的核心,合理、高效地使用狀態(tài)機(jī),是數(shù)字電路中的重要技能。
2023-02-12 標(biāo)簽:HDL狀態(tài)機(jī)fsm 895 0
關(guān)于仿真里的后門訪問,之前的文章《三分鐘教會(huì)你SpinalHDL仿真中的后門讀寫》中有做過(guò)介紹,其針對(duì)的都是針對(duì)以SpinalHDL中的代碼進(jìn)行的后門訪...
Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型也稱為模塊。Verilo...
在SpinalHDL中如何快速地實(shí)現(xiàn)總線連接
教你在SpinalHDL中總線連接時(shí)針對(duì)總線的部分信號(hào)位寬不同時(shí)的如何快速地實(shí)現(xiàn)總線連接。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |