完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > ic設(shè)計(jì)
IC設(shè)計(jì),Integrated Circuit Design,或稱(chēng)為集成電路設(shè)計(jì),是電子工程學(xué)和計(jì)算機(jī)工程學(xué)的一個(gè)學(xué)科,其主要內(nèi)容是運(yùn)用專(zhuān)業(yè)的邏輯和電路設(shè)計(jì)技術(shù)設(shè)計(jì)集成電路。
文章:1230個(gè) 瀏覽:103918次 帖子:85個(gè)
在IC設(shè)計(jì)中,把復(fù)位和時(shí)鐘電路稱(chēng)為最重要的兩個(gè)電路一點(diǎn)也不為過(guò)。前者復(fù)位電路把IC設(shè)計(jì)的電路引導(dǎo)到一個(gè)已知的狀態(tài),
2024-01-19 標(biāo)簽:IC設(shè)計(jì)時(shí)序電路移位寄存器 2313 0
ic芯片制造中使用的主要設(shè)備有哪些 ic芯片制造的技術(shù)難點(diǎn)
IC(集成電路)芯片制造的基本原理是將電子器件、晶體管、電容器、電阻器等組合在一塊半導(dǎo)體材料(通常是硅)上,形成一個(gè)完整的電路。
2016年EDA/IC設(shè)計(jì)頻道應(yīng)用文章精選
2016 年EDA IC設(shè)計(jì)技術(shù)都有哪些最新熱點(diǎn),PCB設(shè)計(jì)布線(xiàn)策略、走線(xiàn)技巧有哪些,PCB Layout及電路設(shè)計(jì)規(guī)范是怎樣的,PCB設(shè)計(jì)抗靜電方法設(shè)...
2017-01-26 標(biāo)簽:ic設(shè)計(jì)eda電子設(shè)計(jì)自動(dòng)化 2249 0
是否有一種最佳的方法來(lái)進(jìn)行封裝內(nèi)的Die測(cè)試以減少測(cè)試時(shí)間
在IC設(shè)計(jì)的大部分歷史中,一個(gè)封裝中都只有一個(gè)Die,或者是多芯片模塊(MCM)。
2022-10-27 標(biāo)簽:IC設(shè)計(jì)MCMtap 2182 0
什么是鎖存器?數(shù)字IC設(shè)計(jì)中為什么要避免鎖存器?
數(shù)字IC設(shè)計(jì)里,常會(huì)出現(xiàn)鎖存器,D觸發(fā)器和寄存器,很多人(比如我)老傻傻分不清,搞不懂他們的區(qū)別是什么。
2024-02-17 標(biāo)簽:IC設(shè)計(jì)移位寄存器鎖存器 2175 0
IC設(shè)計(jì)必須關(guān)注的時(shí)鐘抖動(dòng)
時(shí)鐘抖動(dòng)是相對(duì)于理想時(shí)鐘沿實(shí)際時(shí)鐘存在不隨時(shí)間積累的、時(shí)而超前、時(shí)而滯后的偏移稱(chēng)為時(shí)鐘抖動(dòng),簡(jiǎn)稱(chēng)抖動(dòng)
2023-11-08 標(biāo)簽:IC設(shè)計(jì)時(shí)鐘抖動(dòng)數(shù)字示波器 2169 0
為什么需要復(fù)位樹(shù)?復(fù)位信號(hào)用什么電路產(chǎn)生?
復(fù)位信號(hào)在數(shù)字電路里面的重要性?xún)H次于時(shí)鐘信號(hào)。對(duì)一個(gè)芯片來(lái)說(shuō),復(fù)位的主要目的是使芯片電路進(jìn)入一個(gè)已知的,確定的狀態(tài)。
2023-08-27 標(biāo)簽:電容器IC設(shè)計(jì)電源電壓 2159 0
如何使用簽核DRC引擎來(lái)執(zhí)行版圖設(shè)計(jì)的所有檢查
定制化設(shè)計(jì)工具包含多種內(nèi)建DRC工具,輔助版圖工程師放上多邊形。在這些“工具內(nèi)”DRC檢查程序里最著名的是Cadence的DIVA工具,但所有的定制化工...
2019-09-19 標(biāo)簽:IC設(shè)計(jì)DRC 2143 0
對(duì)于功耗估算來(lái)說(shuō),架構(gòu)階段為時(shí)過(guò)早,物理設(shè)計(jì)階段為時(shí)已晚。有一種趨勢(shì)是在項(xiàng)目的RTL階段分析power hot spots。與后期分析相比,基于 RTL...
2024-04-05 標(biāo)簽:寄存器IC設(shè)計(jì)soc 2140 0
IC設(shè)計(jì):ram的折疊設(shè)計(jì)操作步驟
在IC設(shè)計(jì)中,我們有時(shí)會(huì)使用深度很大,位寬很小的ram。例如深度為1024,位寬為4bit的ram。
2024-03-04 標(biāo)簽:IC設(shè)計(jì)RAM 2131 0
汽車(chē)設(shè)計(jì)中的BIST基礎(chǔ)設(shè)施
隨著當(dāng)今汽車(chē)中芯片數(shù)量的快速增長(zhǎng),IC設(shè)計(jì)人員需要改進(jìn)流程以滿(mǎn)足ISO 26262標(biāo)準(zhǔn)定義的功能安全(FuSa: Function Safety)要求。
2024-01-25 標(biāo)簽:mcuIC設(shè)計(jì)soc 2130 0
ic設(shè)計(jì)和fpga設(shè)計(jì)有什么不同 ic設(shè)計(jì)和ic驗(yàn)證哪個(gè)好
IC設(shè)計(jì)主要是實(shí)現(xiàn)特定的電路功能,并且產(chǎn)生的是固定的芯片結(jié)構(gòu),不可重編程。而FPGA設(shè)計(jì)的核心功能是支持邏輯電路、時(shí)序電路等硬件電路的可編程實(shí)現(xiàn),可通過(guò)...
2023-04-26 標(biāo)簽:fpgaIC設(shè)計(jì)eda 2123 0
為什么需要時(shí)鐘門(mén)控?時(shí)鐘門(mén)控終極指南
時(shí)鐘門(mén)控(Clock Gating)** 是一種在數(shù)字IC設(shè)計(jì)中某些部分不需要時(shí)關(guān)閉時(shí)鐘的技術(shù)。這里的“部分”可以是單個(gè)寄存器、模塊、子系統(tǒng)甚至整個(gè)SoC。
2023-06-29 標(biāo)簽:寄存器IC設(shè)計(jì)SoC芯片 2117 0
FIFO (先入先出, First In First Out )存儲(chǔ)器,在 FPGA 和數(shù)字 IC 設(shè)計(jì)中非常常用。 根據(jù)接入的時(shí)鐘信號(hào),可以分為同步 ...
2023-06-27 標(biāo)簽:fpga存儲(chǔ)器IC設(shè)計(jì) 2083 0
Razavi教授在他的CMOS模擬IC設(shè)計(jì)教科書(shū)中介紹了米勒補(bǔ)償?shù)膬杉?jí)放大器,這是一個(gè)很經(jīng)典的結(jié)構(gòu),里面有很多問(wèn)題可以分析。
數(shù)字IC設(shè)計(jì)中的分段時(shí)鐘樹(shù)綜合
為什么需要分段去做時(shí)鐘樹(shù)呢?因?yàn)樵谀承┣闆r下,按照傳統(tǒng)的方法讓每一個(gè)clock group單獨(dú)去balance,如果不做額外干預(yù),時(shí)鐘樹(shù)天然是做不平的。
2023-12-04 標(biāo)簽:寄存器IC設(shè)計(jì)時(shí)鐘樹(shù) 2056 0
如何用二極管多路復(fù)用進(jìn)行溫度感測(cè)?
二極管結(jié)的這種溫度依賴(lài)性既是詛咒又是祝福。當(dāng)然,這會(huì)嚴(yán)重影響半導(dǎo)體器件的基本性能,因?yàn)殡娏骱碗妷簳?huì)發(fā)生變化,溫度系數(shù)(tempco)是經(jīng)過(guò)仔細(xì)研究的數(shù)據(jù)表編號(hào)。
2021-04-14 標(biāo)簽:傳感器二極管IC設(shè)計(jì) 2056 0
硬件設(shè)計(jì)案例分析之原理圖設(shè)計(jì)規(guī)范(二)
在原理圖中,對(duì)于多個(gè)單元運(yùn)放IC和邏輯電路IC一般要按照電路功能將每個(gè)單元分開(kāi)放置,便于對(duì)電路的理解和視圖,也符合電路功能單元集中布局的規(guī)則。
2023-04-23 標(biāo)簽:邏輯電路IC設(shè)計(jì)PCB布線(xiàn) 2055 0
模擬IC設(shè)計(jì)的這些坑你都踩過(guò)嗎?
模擬IC是負(fù)責(zé)生產(chǎn)、放大和處理各類(lèi)模擬信號(hào)的電路,工程師通過(guò)模擬電路把模擬信號(hào)放大縮小后,再全部記錄下來(lái),是連續(xù)的信號(hào);而數(shù)字IC則是通過(guò)0和1兩個(gè)代號(hào)...
2023-03-06 標(biāo)簽:模擬ICIC設(shè)計(jì)EDA工具 2036 0
X態(tài)如何通過(guò)RTL級(jí)和門(mén)級(jí)仿真模型中的邏輯進(jìn)行傳播呢?
在Verilog中,IC設(shè)計(jì)工程師使用RTL構(gòu)造和描述硬件行為。但是RTL代碼中的一些語(yǔ)義,并不能夠準(zhǔn)確地為硬件行為建模。
2023-04-20 標(biāo)簽:IC設(shè)計(jì)VerilogRTL 2030 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |