完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > pll
文章:379個(gè) 瀏覽:135136次 帖子:512個(gè)
基于鎖相環(huán)(PLL)的頻率合成器設(shè)計(jì)
鎖相環(huán)(PLL)電路是由壓控振蕩器(VCO)和鑒相器組成的反饋系統(tǒng),振蕩器信號(hào)跟蹤施加的頻率或相位調(diào)制信號(hào)是否具有正確的頻率和相位。需要從固定低頻率信號(hào)...
以太網(wǎng)物理層芯片時(shí)鐘同步PLL的設(shè)計(jì)方案
在以太網(wǎng)中,物理層芯片(Physical Layer Interface Devices,PHY)是將各網(wǎng)元連接到物理介質(zhì)上的關(guān)鍵部件。負(fù)責(zé)完成互連參考...
超高速14位數(shù)模轉(zhuǎn)換芯片AD9755的性能特點(diǎn)和應(yīng)用分析
AD9755主要由兩組14位數(shù)據(jù)輸入接口、2-1復(fù)接器、DAC鎖存器、基準(zhǔn)電壓、PMOS電流源陣列、分段切換器、PLL電路以及DAC單元等構(gòu)成,其內(nèi)部結(jié)...
基于AD9954和ADF4113芯片實(shí)現(xiàn)頻率合成器的設(shè)計(jì)
結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn),研制并設(shè)計(jì)了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分辨率、低雜散、...
超高速10位CMOS D/A轉(zhuǎn)換器AD9751的原理、特點(diǎn)及應(yīng)用設(shè)計(jì)
AD9751是一個(gè)雙輸入端口的超高速10位CMOS DAC。它內(nèi)含一個(gè)高性能的10位D/A內(nèi)核、一個(gè)基準(zhǔn)電壓和一個(gè)數(shù)字接口電路。當(dāng)AD9751工作于30...
2020-10-20 標(biāo)簽:轉(zhuǎn)換器dacpll 4002 0
ADI第一款微波頻段整數(shù)N分頻鎖相環(huán)頻率綜合器產(chǎn)。
在產(chǎn)生高頻,高線性度信號(hào)源時(shí),低相位噪聲至關(guān)重要。相位噪聲是信號(hào)的不期望的變化或相位變化的量度。它在頻域中測(cè)量并且等于時(shí)域中的抖動(dòng)。使用PLL合成器時(shí),...
如何實(shí)現(xiàn)高性能的鎖相環(huán)(PLL)設(shè)計(jì)
鎖相環(huán)(PLL)是現(xiàn)代通信系統(tǒng)的基本構(gòu)建模塊,通常用在無(wú)線電接收機(jī)或發(fā)射機(jī)中,主要提供"本振"(LO)功能;也可用于時(shí)鐘信號(hào)分配和降...
正點(diǎn)原子開(kāi)拓者FPGA視頻:PLL鎖相環(huán)實(shí)驗(yàn)
鎖相環(huán)路是一種反饋控制電路,簡(jiǎn)稱鎖相環(huán)(PLL,Phase-Locked Loop)。鎖相環(huán)的特點(diǎn)是:利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和...
利用開(kāi)關(guān)的控制加速鎖相環(huán)鎖定的設(shè)計(jì)方法
鎖相環(huán)(PLL)是模擬電路中的一個(gè)重要模塊,本文研究的是廣泛使用的電荷泵型鎖相環(huán)(CPPLL)。鎖相環(huán)電路通過(guò)比較參考輸入和輸出反饋信號(hào)的頻率/相位,并...
頻率合成器的高性能架構(gòu)實(shí)現(xiàn)技術(shù)
通過(guò)正確的設(shè)計(jì)方法,結(jié)合使用現(xiàn)代低成本高集成度的PLL和直接數(shù)字合成器(DDS)集成電路(IC)可以極大地促進(jìn)高性能架構(gòu)的實(shí)現(xiàn)。
數(shù)控高保真PLL調(diào)頻發(fā)射電路說(shuō)明
新一代調(diào)頻立體聲發(fā)射IC:bh1415,該系列IC還有bh1414、bh1416、bh1417以及性能優(yōu)于bh1415的bh1418,具有極高的頻率穩(wěn)定...
LVDS用法:LVDS RX 時(shí)鐘選擇 LVDS的PLL的復(fù)位信號(hào)的處理
這里以鈦金的LVDS為例。 LVDS RX 時(shí)鐘選擇 LVDS時(shí)鐘的接收要連接名字為GPIOx_P_y_PLLINz名字的差分對(duì),這樣的管腳直接驅(qū)動(dòng)PL...
PLL是Phase Locked Loop的縮寫,中文譯作鎖相環(huán)。它是一種用于控制頻率和相位的電路,通過(guò)檢測(cè)和跟蹤輸入信號(hào)的頻率和相位,并將其轉(zhuǎn)換為一個(gè)...
跳頻通信技術(shù)是一種擴(kuò)頻技術(shù),也是最常用的一種擴(kuò)頻抗干擾技術(shù),通過(guò)載波頻率在一定的范圍內(nèi)按某種序列進(jìn)行跳變,使信號(hào)頻譜得以擴(kuò)展,以抑制信道中的干擾。跳...
AN143模型可精確預(yù)測(cè)PLL系統(tǒng)中參考雜散電平的產(chǎn)生
介紹的是一個(gè)簡(jiǎn)單的模型,可用于精確預(yù)測(cè)由于PLL系統(tǒng)中的電荷泵和/或運(yùn)算放大器泄漏電流引起的參考雜散電平。知道如何預(yù)測(cè)這些電平有助于在PLL系統(tǒng)設(shè)計(jì)的早...
2019-04-16 標(biāo)簽:振蕩器運(yùn)算放大器pll 3479 0
PLL環(huán)路必須圍繞PLL內(nèi)核特性和選定的VCO / VCXO進(jìn)行設(shè)計(jì)。通常,VCO / VCXO頻率比參考時(shí)鐘頻率高一些整數(shù)乘數(shù)(N)。必須選擇合適的環(huán)...
2019-04-10 標(biāo)簽:pll器件環(huán)路濾波器 3414 0
具有高電壓壓控振蕩器技術(shù)的鎖相環(huán)電路設(shè)計(jì)
鎖相環(huán) (PLL) 是現(xiàn)代通信系統(tǒng)的基本組成部分。PLL 通常用于在接收器和發(fā)送器中提供本機(jī)振蕩器; (LO) 功能;此外,它們還用于時(shí)鐘信號(hào)分布和降噪...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |