完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > sdc
文章:44個(gè) 瀏覽:15534次 帖子:1個(gè)
復(fù)位那些小事—系統(tǒng)解復(fù)位的特殊處理
解復(fù)位就是復(fù)位撤離,系統(tǒng)解復(fù)位就是復(fù)位結(jié)束了系統(tǒng)準(zhǔn)備開(kāi)始工作。
為什么時(shí)鐘樹(shù)上要用clock inverter(min pulse width check)?
最小脈沖寬度檢查可確保時(shí)鐘信號(hào)的寬度足夠?qū)挘员悴杉秸_的數(shù)據(jù),保證設(shè)計(jì)功能。
SDC的基本語(yǔ)法舉例:如何在SoC設(shè)計(jì)中使用SDC?
在數(shù)字集成電路設(shè)計(jì)中,SoC(System on Chip)是一種將多個(gè)模塊集成在單個(gè)芯片上的技術(shù)。
2024-05-01 標(biāo)簽:集成電路單芯片SoC設(shè)計(jì) 1533 0
想必各位ICer們?cè)谡衅窲D上專門(mén)看到低功耗設(shè)計(jì)經(jīng)驗(yàn)的要求,什么是低功耗設(shè)計(jì)呢?對(duì)于后端工程 師來(lái)講,在物理實(shí)現(xiàn)方面就是引入多條電源線
MCP電路實(shí)現(xiàn)方法及命令優(yōu)先級(jí)實(shí)例
需要強(qiáng)調(diào)的是需要加嚴(yán)的部分,對(duì)于異步路徑,往往需要通過(guò)set_max_delay來(lái)約束,防止路徑過(guò)長(zhǎng)。
2023-06-27 標(biāo)簽:寄存器CDC狀態(tài)機(jī) 1188 0
如何做一條合格的path?同一條path在物理設(shè)計(jì)不同階段的變化
Delay值是多少才算合格呢?這一篇開(kāi)始講解路徑(Path)的概念,以及衡量Path Delay是否合格的標(biāo)準(zhǔn)----建立時(shí)間(setup time)和...
2023-06-27 標(biāo)簽:寄存器CPN時(shí)鐘樹(shù) 1176 0
我們?cè)撊绾螒?yīng)對(duì)SOC中越來(lái)越龐大和復(fù)雜的SDC約束?
SOC設(shè)計(jì)變得越來(lái)越復(fù)雜,成本越來(lái)越高,設(shè)計(jì)和驗(yàn)證也越來(lái)越困難。
2024-03-13 標(biāo)簽:EDA工具SoC設(shè)計(jì)信號(hào)完整性 1138 0
中端設(shè)計(jì)在IC開(kāi)發(fā)中的價(jià)值和思考
IC設(shè)計(jì)中通常基于設(shè)計(jì)時(shí)間線/業(yè)務(wù)線分為前端設(shè)計(jì)和后端實(shí)現(xiàn),這個(gè)也是大家通常所能理解和接受的。
2023-06-09 標(biāo)簽:IC設(shè)計(jì)RTLDFT 1056 0
今天我們要介紹的基本sdc是 **時(shí)序特例** ,也就是我們常說(shuō)的Path exception。針對(duì)一些路徑需要的一些特殊設(shè)定,常用的有set_fals...
2023-07-03 標(biāo)簽:寄存器SDC時(shí)序分析器 846 0
SDCardUtils封裝類應(yīng)用:設(shè)備信息獲取實(shí)現(xiàn)方法
一、 獲取手機(jī)基本信息(廠商、型號(hào)等參數(shù)) 二、設(shè)備信息獲取實(shí)現(xiàn)圖 三、 獲取手機(jī)設(shè)備 寬、高、IMEI 信息 四、 獲取手機(jī)廠商名、產(chǎn)品名、手機(jī)...
根據(jù)ASIC邏輯設(shè)計(jì),優(yōu)化的約束是速度和面積。在物理設(shè)計(jì)中,我們需要對(duì)面積、速度和功率進(jìn)行優(yōu)化設(shè)計(jì)。根據(jù)所需的技術(shù)節(jié)點(diǎn)和策略進(jìn)行更好的功耗規(guī)劃,總是有助...
2023-07-11 標(biāo)簽:處理器ASIC設(shè)計(jì)DRC 754 0
根據(jù)ASIC邏輯設(shè)計(jì),優(yōu)化的約束是速度和面積。在物理設(shè)計(jì)中,我們需要對(duì)面積、速度和功率進(jìn)行優(yōu)化設(shè)計(jì)。根據(jù)所需的技術(shù)節(jié)點(diǎn)和策略進(jìn)行更好的功耗規(guī)劃,總是有助...
FPGA設(shè)計(jì)-時(shí)序約束(理論篇)
STA(Static Timing Analysis,即靜態(tài)時(shí)序分析)在實(shí)際FPGA設(shè)計(jì)過(guò)程中的重要性是不言而喻的
2023-06-26 標(biāo)簽:FPGA設(shè)計(jì)寄存器觸發(fā)器 664 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |