對Lattice ECP3/ECP5器件中的SerDes/PCS進行了簡要的介紹

Lattice ECP3，ECP5（ECP5-5G）的SerDes/PCS結構基本相同，區別主要在于ECP5將兩個SerDes/PCS通道合并到一個叫做...

2018-06-13 標簽：SerDesLattice 7697 0

怎樣去為 LVDS SERDES約束Arria 10器件IOPLL位置

如何為 LVDS SERDES約束Arria 10 器件 IOPLL 位置

2018-06-22 標簽：alteraserdes 5952 0

通過Nautilus UDI方案的導入，實現32Gbps SerDes的量產測試的概述

隨著SerDes芯片集成度、復雜度、傳輸速率的不斷提高，傳統的自動化測試系統已經無法滿足SerDes測試速率需求。但通過Nautilus UDI方案的導...

2018-06-10 標簽：SerDes輸入時鐘Gbps 4847 0

Kintex7的SERDES的結構圖 CPRI應用的應用

Kintex7系列的GTX，以其良好的性能和功耗表現，已經成為業界FPGA選型時的明星。由于其良好的DFE性能，它能提供高達12.5Gbps的過背板能力...

2018-05-23 標簽：fpgaserdesgtx 5866 0

了解SERDES基礎概念，快速進入高速系統設計

這里將介紹SERDES的基本概念，并介紹SERDES相關的專有名詞:眼圖(Eye-diagram)、眼圖模板、抖動(Jitter)、容忍度(tolera...

2018-01-30 標簽：fpga抖動功耗 2.3萬 0

XILINX SERDES SI仿真中抖動的設置

隨著SERDES應用越來越多，速率也越來越高，SI的問題漸漸變得越來越重要，它對PCB設計，SERDES參數優化都有著非常重要的指導作用。而器件選型也往...

2017-11-18 標簽：仿真serdes 5337 0

基于SERDES時鐘的頻率跟隨的設計

在很多無線或者有線的系統應用中，都需要器件的接收端能夠和鏈路的發送端的頻率做跟隨。通常的實現方案都是通過將SERDES的恢復時鐘引到芯片外部，然后通過一...

2017-11-18 標簽：時鐘serdes 7011 0

SERDES應用場景以及對應的復位設計

眾所周知，現在主流的 FPGA 上實現的都是時序邏輯。時序邏輯有一個特點就是前面的狀態會影響到后面的狀態。所以在這種應用里，初始狀態的確定是整個設計里非...

2018-06-30 標簽：復位SERDES 8171 0

參考時鐘對SERDES性能的影響

我們知道，SERDES對參考時鐘有嚴格的相位噪聲性能要求。通常，SERDES供應商會根據其SERDES采用的PLL以及CDR架構特點，以及性能數據，提出...

2017-02-10 標簽：XilinxSERDES參考時鐘 6273 0

基于京微雅格低功耗FPGA的8b/10b SERDES的接口設計

隨著系統帶寬不斷增加至多吉比特范圍，并行接口已經被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES 是獨立的ASSP 或A...

2015-02-02 標簽：FPGASERDES京微雅格 2357 0

教你如何進行Xilinx SerDes調試

FPGA SERDES的應用需要考慮到板級硬件，SERDES參數和使用，應用協議等方面。由于這種復雜性，SERDES的調試工作對很多工程師來說是一個挑戰。

2013-03-15 標簽：XilinxSerDes 1.1萬 0

Maxim GMSL SerDes器件的預加重和均衡

隨著視頻應用的快速發展，數據傳輸流量正以指數級迅猛增長，迫切需要更高的數據傳輸速率。因此，低成本雙絞線(TP)也逐漸受到人們的特別關注。

2012-07-27 標簽：MaximGMSLSerDes 8802 0

高性能SERDES在CPRI接口的應用分析

本文以TLK3132為例，詳細介紹了SERDES工作原理和器件特點，并以WI系統中的CPRI應用需求為例，提供TLK3132的設計方法等。

2012-05-07 標簽：接口SERDES 6671 0

SERDES在數字系統中高效時鐘設計方案

SERDES在數字系統中高效時鐘設計方案，無論是在一個FPGA、SoC還是ASSP中，為任何基于SERDES的協議選擇一個參考時鐘源都是非常具有挑戰性的。

2012-02-16 標簽：數字系統SERDES時鐘設計 5968 0