芯片后仿之SDF 3.0解析(三)

本文接著解析SDF3.0的Timing Checks Entries、Timing Environment Entries兩個部分。

2024-04-16 標簽：仿真VCS時序分析 1696 0

淺析SpinalHDL中Pipeline中的復位定制

之前有系列文章介紹了SpinalHDL中Pipeline的使用，最近在一個功能模塊中真實的使用了這個lib。

2024-03-17 標簽：FPGA寄存器仿真器 1040 0

優化編譯和仿真的VCS使用技巧

任何事情的選擇很難是各個方面都會帶來優勢，所以需要結合自己的項目去權衡應該優化那些方面，哪里是關鍵的設計，那么選擇優化該方向。相關建議可以在文件dpo_...

2024-03-08 標簽：內存VCS 1278 0

AI（VSO）賦能的VCS驗證流程

本質是讓設計人員聚焦于修復BUG，而不是花時間發現BUG。將需要大量人力的工作交給AI，極大的推動了覆蓋率收斂的速度。

2024-03-01 標簽：AIVCS 1221 0

網表時序仿真案例：淺說$width語法

在verilog中，$width是時序檢查函數，用于檢查脈沖的位寬是否符合要求。

2024-03-01 標簽：VerilogVCSCLK 2905 0

RTL仿真中X態行為的傳播—從xprop說起

在使用VCS進行仿真時，工程師們常常會面對一個極為重要且充滿挑戰的問題——X態傳播行為。

2023-12-04 標簽：仿真器VHDL語言RTL 2736 0

verilog中有符號數和無符號數的本質探究

不知道有沒有人像我一樣，長久以來將verilog中的有符號數視為不敢觸碰的禁區。

2023-12-04 標簽：仿真器VerilogVCS 1203 0

以xa-vcs為例如何進行cosim仿真驗證？

**1 ** 層級關系 曾經我一直認為cosim最頂層必須是一個數字頂層，其實不然。具體使用哪個做頂層要看項目，以數字為頂層的好處是，模擬仿真的結果都轉...

2023-10-31 標簽：EDA工具加法器電平轉換 4128 0

std::randomize隨機結果不符合預期？

在近期的一個testcase調試中，遇到一個std::randomize隨機結果不符合預期的現象。

2023-10-29 標簽：EDA工具仿真器STD 2016 0

systemverilog：logic比reg更有優勢

在systemverilog協議中，logic定義四態值，即向量（vector）的每個位（bit）可以是邏輯0, 1, Z或X，與verilog協議中的...

2023-10-26 標簽：芯片設計VerilogSystem 1136 0

vcs實用技巧

VCS是編譯型verilog仿真器，VCS先將verilog/systemverilog文件轉化為C文件，在linux下編譯生成的可執行文./simv即...

2023-10-25 標簽：Linux仿真器Verilog 1097 0

systemverilog：logic比reg更有優勢？

在systemverilog協議中，logic定義四態值，即向量（vector）的每個位（bit）可以是邏輯0, 1, Z或X，與verilog協議中的...

2023-09-28 標簽：驅動器仿真器RTL 2520 0

VCS ICO的主要功能有哪些呢？

ico是vcs提供的用于優化覆蓋率的feature；一般用戶通過dist solver bofore等約束了變量的隨機概率，而ico會在用戶約束的基礎上...

2023-09-19 標簽：VCSRCA機器學習 1462 0

寫assertion很痛苦？了解一下SVA Checker Library

請根據這段代碼寫一個assertion檢查 count 每次加5。

2023-08-12 標簽：VCSSVAFIFO存儲 1191 0