完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > verilog
Verilog HDL是一種硬件描述語言(HDL:Hardware Description Language),以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達(dá)式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章:1362個(gè) 瀏覽:111293次 帖子:930個(gè)
之前探討過PS/2鍵盤編解碼以及數(shù)據(jù)傳輸協(xié)議,這次自己動(dòng)手實(shí)現(xiàn)了利用FPGA接收鍵盤編碼,然后通過串口傳輸?shù)...
==========================================================================//...
怎樣實(shí)現(xiàn)Verilog模擬PS2協(xié)議
PS2協(xié)議讀鍵盤值相當(dāng)簡(jiǎn)單嘛,比模擬SPI、I2C簡(jiǎn)單多了...下面介紹一下具體過程. 1.明確接線關(guān)系,只需接4根線,V...
VHDL和Verilog HDL語言對(duì)比 Verilog HDL和VHDL都是用于邏輯設(shè)計(jì)的硬件描述語言,并且都已成為IEEE標(biāo)準(zhǔn)。VHDL是在19...
Verilog HDL語言簡(jiǎn)介 1.什么是Verilog HDLVerilog HDL是硬件描述語言的一種,用于數(shù)
2010-02-09 標(biāo)簽:verilog 3988 0
Verilog HDL語言實(shí)現(xiàn)時(shí)序邏輯電路
Verilog HDL語言實(shí)現(xiàn)時(shí)序邏輯電路 在Verilog HDL語言中,時(shí)序邏輯電路使用always語句塊來實(shí)現(xiàn)。例如...
基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計(jì)與仿真
基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計(jì)與仿真 硬件描述語言Verilog為數(shù)字系統(tǒng)設(shè)計(jì)人員提供了一種在廣泛抽象層次上描述數(...
針對(duì)C語言編程者的Verilog開發(fā)指南實(shí)例
針對(duì)C語言編程者的Verilog開發(fā)指南實(shí)例 本文舉例說明了如何用軟件實(shí)現(xiàn)脈寬調(diào)制(PWM),如何將該設(shè)計(jì)轉(...
2009-12-27 標(biāo)簽:Verilog 1042 0
H.264/AVC中量化的Verilog方法介紹及實(shí)現(xiàn)
H.264/AVC中量化的Verilog方法介紹及實(shí)現(xiàn) 0 引 言 H.264作為新一代的視頻壓縮標(biāo)準(zhǔn),是由ITU-T...
2009-11-12 標(biāo)簽:Verilog 1152 0
ST-BUS總線接口模塊的Verilog HDL設(shè)計(jì)
ST-BUS總線接口模塊的Verilog HDL設(shè)計(jì) ST-BUS是廣泛應(yīng)用于E1通信設(shè)備內(nèi)部的一種模塊間通信總線。結(jié)合某專用通信...
基于Verilog-HDL的軸承振動(dòng)噪聲電壓峰值檢測(cè)
摘要:介紹模擬峰值電壓的檢測(cè)方式,敘述基于Verilog-HDL與高速A/D轉(zhuǎn)換器相結(jié)合所實(shí)現(xiàn)的數(shù)字式快速軸承噪聲檢測(cè)...
2009-06-20 標(biāo)簽:Verilog 1038 0
基于Verilog HDL設(shè)計(jì)的自動(dòng)數(shù)據(jù)采集系統(tǒng)
摘要: 介紹了一種采用硬件控制的自動(dòng)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法,包括數(shù)字系統(tǒng)自頂向下的設(shè)計(jì)思路...
基于Verilog HDL的CMOS圖像敏感器驅(qū)動(dòng)電路設(shè)計(jì)
摘要: 介紹一種用于衛(wèi)星姿態(tài)測(cè)量的CMOS圖像敏感器--STAR250的時(shí)序驅(qū)動(dòng)信號(hào),并使用Verilog HDL語言設(...
Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用
摘 要:通過設(shè)計(jì)實(shí)例詳細(xì)介紹了用Verilog HDL語言開發(fā)FPGA/CPLD的方法,并通過與其他各種輸入方式的比較,顯示出使用Verilog ...
什么是Verilog HDL? Verilog HDL是一種硬件描述語言,用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(s...
2009-01-18 標(biāo)簽:Verilog 4263 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題 教程专题
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |