VIRTEX-5 - DC and Switching Characteristics - Xilinx, Inc
2022-11-04 17:22:44
嗨， 我使用LUT在Virtex-5 FPGA中編寫用于環(huán)形振蕩器的代碼（不涉及順序邏輯）。我將環(huán)形振蕩器輸出直接連接到FPGA輸出LED引腳，觀察振蕩器上LED的波形。我觀察到環(huán)形振蕩器的波形是純
2019-04-02 13:21:08
Virtex-5 OpenSPARK快速入門手冊(cè)下載區(qū)http://www.winanycom.com/html/support/download.shtml[此貼子已經(jīng)被作者于2010-2-24 9:54:38編輯過(guò)]
2010-02-24 09:50:47
Virtex-5 SXT系列中正常工作？我還仔細(xì)檢查了我的引腳，結(jié)果發(fā)現(xiàn)我沒(méi)有將Bank0 RSVD線連接到GND。這會(huì)導(dǎo)致問(wèn)題嗎？
2020-06-03 12:00:54
嗨，我一直在Virtex-5上使用系統(tǒng)監(jiān)視器一段時(shí)間，我只是想知道系統(tǒng)監(jiān)視器本身的功耗是多少？我試圖將它與一些基于RO的功率測(cè)量方法進(jìn)行比較，所以如果有人知道實(shí)際的統(tǒng)計(jì)數(shù)據(jù)將是一個(gè)很大的幫助。謝謝，HX
2020-07-08 07:36:41
大家好，我正在研究包括3個(gè)不同時(shí)鐘域的設(shè)計(jì)。我已經(jīng)閱讀了這個(gè)帖子，我發(fā)現(xiàn)與virtex-II和virtex-4相比，virtex-5在MTBF中是最差的。對(duì)于較低和實(shí)用的MTBF，我沒(méi)有在同步器鏈
2020-06-12 09:27:03
Virtex5無(wú)法正確讀取XCF32P。 Impact可以編程到PROM和VIRTEX5，但是當(dāng)Virtex5上電時(shí)，看起來(lái)PROM只在D0上輸出串行數(shù)據(jù)，D1..D7為高電平（3.3V
2020-05-27 13:35:05
如題，求virtex-5 XF5VLX330的電源配置解決方案
2013-01-06 17:04:00
喜 我正在使用xcv5sx95t，我正在使用一個(gè)時(shí)鐘速度為150mhz的qdr ram作為我的記憶，這個(gè)界面我想從外部給一個(gè)150 mhz的時(shí)鐘到virtex-5，以便與其他設(shè)備正確同步（而不是
2020-06-03 14:24:38
嗨，我剛剛開(kāi)始學(xué)習(xí)VHDL，我正在一個(gè)在FPGA上實(shí)現(xiàn)TDC的項(xiàng)目。我有很多問(wèn)題，我在這里寫了一些。virtex-5能支持NIM信號(hào)還是TTL？我在數(shù)據(jù)表中看到我可以使用LVTTL，但我可以使用TTL嗎？提前致謝。begar。
2020-06-19 08:55:56
Stratix III FPGA與Xilinx Virtex-5的體系結(jié)構(gòu)對(duì)比Stratix III FPGA與Xilinx Virtex-5的性能對(duì)比
2021-05-07 07:00:14
嗨，出于移植和維護(hù)的原因，我需要安裝Xilinx ISE 10.1 Foundation，完全支持所有FPGA，尤其是Virtex-5 XC5VFX70T。我有這個(gè)版本的有效許可證（即注冊(cè)ID）但我
2018-11-15 11:30:24
關(guān)于Virtex-5 FXT平臺(tái)的知識(shí)點(diǎn)看完你就懂了
2021-05-06 06:48:57
各位前輩好!我在用Xilinx Virtex5 FPGA做通過(guò)千兆網(wǎng)和上位機(jī)通信，有幾個(gè)問(wèn)題想請(qǐng)教：1、tri-mode ethernet mac 和 virtex-5 embedded
2016-05-31 22:41:53
嗨，我可以在Virtex-5的任何片中實(shí)現(xiàn)CFGLUT5原語(yǔ)，還是僅限于SLICE_M中的LUT？謝謝，Hooman
2020-05-28 06:32:38
使用xilinx xps-edk 12.4和virtex-5板（xupv5-lx110t）.................！感謝致敬....................以上來(lái)自于谷歌翻譯以下為原文
2019-02-28 13:38:14
我有兩張標(biāo)有“Vivado Design Suite 2013.2”和“ISE Design Suite 14.6”的光盤，我之前在Virtex-5設(shè)計(jì)上使用過(guò)Win7。最近將操作系統(tǒng)
2018-12-29 13:53:01
沒(méi)有使用啟動(dòng)mig，任何人都可以給我一個(gè)關(guān)于virtex-5中ddr2的mpmc約束的例子嗎？
2019-11-07 09:50:13
在VIRTEX-5 fpga中使用LVDCI端接時(shí)，添加50歐姆電阻（VRN和VRP）的目的是什么？如果沒(méi)有連接特定的電阻會(huì)有什么影響？
2020-06-11 08:49:19
知道深度遠(yuǎn)不及SRAM提供的，但是我想利用Virtex-5中的BRAM選項(xiàng)作為緩沖區(qū)來(lái)保持它。暫時(shí)取樣直到被PC取得。這有多難實(shí)現(xiàn)？
2020-06-17 11:31:47
PCIe是什么？有什么核心優(yōu)勢(shì)？Xilinx的PCIe端點(diǎn)模塊的顯著優(yōu)勢(shì)包括哪些？基于Virtex-5 LXT FPGA的PCIe端點(diǎn)該怎樣去設(shè)計(jì)？
2021-05-26 06:39:11
以太網(wǎng)的10GbE回程卡之間實(shí)現(xiàn)完全連接。每片板卡都利用1個(gè)Virtex-5LXT器件和4個(gè)嵌入式串行收發(fā)器來(lái)實(shí)現(xiàn)4個(gè)獨(dú)立的網(wǎng)狀結(jié)構(gòu)物理層通道。這4個(gè)鏈路層基于Aurora協(xié)議，以3Gbps左右的速率
2019-04-12 07:00:11
的10GbE回程卡之間實(shí)現(xiàn)完全連接。每片板卡都利用1個(gè)Virtex-5LXT器件和4個(gè)嵌入式串行收發(fā)器來(lái)實(shí)現(xiàn)4個(gè)獨(dú)立的網(wǎng)狀結(jié)構(gòu)物理層通道。這4個(gè)鏈路層基于Aurora協(xié)議，以3Gbps左右的速率傳輸
2019-04-16 07:00:05
的背板子系統(tǒng)所代替。 諸如XAUI和千兆位以太網(wǎng)(GbE)等有助于簡(jiǎn)化設(shè)計(jì)、實(shí)現(xiàn)互操作性的標(biāo)準(zhǔn)串行協(xié)議的問(wèn)世，進(jìn)一步推動(dòng)了串行技術(shù)的應(yīng)用。此外，PCI工業(yè)計(jì)算機(jī)制造商協(xié)會(huì)(PICMG)制定
2019-04-16 07:00:07
與 ISERDES 模塊中的系統(tǒng)時(shí)鐘 (CLK0) 保持同步。讀數(shù)據(jù)通路包括兩個(gè)階段：讀數(shù)據(jù)采集和讀數(shù)據(jù)重新采集。兩個(gè)階段均在各個(gè) Virtex-5 I/O 的內(nèi)置 ISERDES 中實(shí)現(xiàn)。途經(jīng)
2019-04-22 07:00:07
AD接口：時(shí)鐘對(duì)齊、根據(jù)幀同步實(shí)現(xiàn)串轉(zhuǎn)并數(shù)據(jù)對(duì)齊.本人非常熟悉Virtex-5/Virtex-6/7 Series FPGA的內(nèi)置SERDES模塊,包括ISERDES,OSERDES,IODELAY
2014-03-01 18:47:47
嗨....我正在使用Virtex-5板來(lái)學(xué)習(xí)。我想編程到SPI Flash M25P80型號(hào)。板上有一個(gè)SPI程序頭模塊，該模塊有七個(gè)引腳：INIT，TMS，TCK，TDI，TDO，GND，VCC。我的問(wèn)題是什么意思是INIT Pin？以及如何連接INIT引腳？謝謝.....
2020-06-19 07:57:21
大家好，我正在使用DMC為L(zhǎng)X50T Virtex-5內(nèi)的觸發(fā)器生成時(shí)鐘。我在CLKIN和CLKO之間有一個(gè)很大的延遲，即DCM內(nèi)的Feddback延遲元件無(wú)法調(diào)整。這個(gè)器件的兩個(gè)時(shí)鐘（CLKIN
2020-06-16 14:04:42
嗨， 我使用的是Virtex-5 FPGA，DDR2 MIG，我的ISE版本是13.2。 我的phy_init_done信號(hào)沒(méi)有被斷言。我發(fā)現(xiàn)校準(zhǔn)序列卡在階段2.階段3從未到達(dá)。請(qǐng)?zhí)峁┯嘘P(guān)上述原因的信息？
2020-06-15 11:52:03
如何利用Virtex-5系統(tǒng)監(jiān)控器加強(qiáng)系統(tǒng)管理和診斷？
2021-04-29 06:28:56
如何利用Virtex-5器件去實(shí)現(xiàn)QDR II SRAM接口？
2021-04-30 06:02:32
。依托于國(guó)家“863”計(jì)劃Gbps 無(wú)線傳輸關(guān)鍵技術(shù)與試驗(yàn)系統(tǒng)研究開(kāi)發(fā)項(xiàng)目，我們究竟該如何利用Virtex－5 FPGA設(shè)計(jì)Gbps無(wú)線通信基站？
2019-08-07 07:05:49
根據(jù)Virtex-5用戶指南：擴(kuò)展LVDS提供更高的驅(qū)動(dòng)能力和電壓擺幅（350-750），但如何實(shí)現(xiàn)擴(kuò)展LVDS而不是通用LVDS。非常感謝。
2020-05-27 11:38:18
嗨......任何人都可以指導(dǎo)我如何將Virtex-5 I / O引腳用于差分對(duì)輸入???在這種情況下如何終止發(fā)射器和接收器????我必須使用Verilod HDL編寫代碼。等待回應(yīng)..以上
2019-02-14 13:05:41
嗨，關(guān)于Virtex-5與具有LVDS DDR信令的并行高速ADC接口的任何應(yīng)用說(shuō)明。我擔(dān)心數(shù)據(jù)偏斜，因此需要靜態(tài)和動(dòng)態(tài)相位對(duì)齊。最接近的appnote是xapp860，但它不使用并行源，更像
2020-06-19 06:48:36
嗨，大家好，我是Xilinx的新手，我有兼容性問(wèn)題，我已經(jīng)安裝了完整許可證的ISE系統(tǒng)構(gòu)建器，但我在設(shè)備列表中找不到Virtex-5。我的問(wèn)題是，如果我能夠?qū)⒋塑浖c舊設(shè)備一起使用，如果是，那么我如何將Virtex-5板添加到設(shè)備列表中。謝謝。薩利姆。
2020-03-16 06:56:52
您好，我想將SPANSION S29GLxxxPflash連接到VIRTEX-5，以便在BPI模式下加載比特流。有沒(méi)有像xapp973，forSPANSION S29GL-P這樣的指南？或者有人有示意圖？
2020-06-01 06:27:48
我有Xilinx XUPV5-LX110T評(píng)估平臺(tái)。現(xiàn)在我需要Virtex-5 XC5VLX110T（FF1136 / FFG1136）引腳排列，但在打開(kāi)此地址后：http
2019-10-25 09:17:18
大家好，我使用帶有virtex-5 xc5vsx95t的sundance板。當(dāng)我嘗試構(gòu)建我的設(shè)計(jì)時(shí)出現(xiàn)以下錯(cuò)誤。地址：543 - 由于放置限制，無(wú)法放置以下5個(gè)組件。組件的相對(duì)偏移顯示在組件名稱旁邊
2020-05-27 16:58:18
本文在對(duì)Virtex-5 RocketIOTM GTP進(jìn)行了解的基礎(chǔ)上，針對(duì)串行高速接口開(kāi)發(fā)中位寬不匹配的問(wèn)題，提出了一種位寬轉(zhuǎn)換方法，以解決Virtex-5 RocketI0TM GTP無(wú)法直接應(yīng)用于某些串行高速接口開(kāi)發(fā)的問(wèn)題，并就SATA2．0接口開(kāi)發(fā)中該問(wèn)題的解決方案進(jìn)行詳細(xì)闡述。
2021-05-28 06:21:43
本文介紹了基于Xilinx Virtex-6 FPGA的高速串行數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，系統(tǒng)包含AXI DMA和GTX串行收發(fā)器，系統(tǒng)增加了流量控制機(jī)制來(lái)保證高速數(shù)據(jù)傳輸的可靠性。最后進(jìn)行了仿真測(cè)試，測(cè)試結(jié)果顯示系統(tǒng)可以高速可靠地傳輸數(shù)據(jù)。
2021-05-25 06:45:36
嗨我正在尋找兩個(gè)應(yīng)用筆記-Virtex-5 SEU關(guān)鍵位信息：擴(kuò)展Virtex-5 SEU控制器和新一代Virtex-5SEUController的能力，但我找不到它們。有沒(méi)有人見(jiàn)過(guò)他們？請(qǐng)幫助
2020-06-15 09:47:18
數(shù)據(jù)表中未給出virtex-5 FPGA的輸出負(fù)載電容。任何人都可以讓我知道在哪里找到它？
2020-06-19 07:02:26
親愛(ài)的專家我想知道有必要使用microblaze來(lái)使用Virtex-5以太網(wǎng)mac包裝器核心嗎？Furthr我無(wú)法獲得什么是以太網(wǎng)mac配置寄存器？等待回復(fù)！
2020-06-10 16:03:34
the sample program AN65974 on Virtex-5 board in Stream in Mode. unfortunately, it does not work
2018-11-29 11:54:09
親愛(ài)的朋友們，我正在研發(fā)Virtex-5 ML510主板。對(duì)于我的項(xiàng)目，我需要應(yīng)用差分時(shí)鐘，這在ML510板上是不可用的。所以任何人都可以建議我使用哪個(gè)時(shí)鐘發(fā)生器，我應(yīng)該買正確的工作。感謝致敬，桑杰庫(kù)馬爾
2020-06-11 15:55:35
對(duì)于XQR5VFX130空間級(jí)virtex-5 fpga，可以使用2個(gè)XQF32P完成配置。但它似乎已經(jīng)過(guò)時(shí)了。有沒(méi)有相應(yīng)的？或者配置的替代方法是什么？
2020-06-19 13:58:13
Virtex-5 - 通過(guò)DRP動(dòng)態(tài)重新配置DCM的地址和值是什么？我有PLL的電子表格，但沒(méi)有DCM的電子表格。
2020-06-16 16:25:11
在UG191（Virtex-5配置用戶指南，第135頁(yè)）中，它顯示“幀從左到右編號(hào)，從0開(kāi)始。對(duì)于每個(gè)塊，除時(shí)鐘列外，編號(hào)為0到25的幀訪問(wèn)該列的互連這是否意味著編號(hào)為26到35的幀是SRL或
2020-06-16 16:36:58
有人可以請(qǐng)我參考可以與ML505板上的Virtex-5一起使用的散熱器/風(fēng)扇嗎？ （部件號(hào)/供應(yīng)商/數(shù)據(jù)表）這些是提到可以使用的“煎餅扇”的一些文件，但沒(méi)有給出部件號(hào)。ML505 / 506 SGMII設(shè)計(jì)創(chuàng)作ML505 / 506/507概述和設(shè)置
2019-08-16 10:08:54
UG190 Virtex-5 用戶指南
2008-07-28 15:46:50
65 Xilinx公司的Virtex-5 FXT FPGA器件在業(yè)界率先集成了嵌入式PowerPC 440處理器模塊、高速RocketIO GTX收發(fā)器和專用XtremeDSP 處理能力。作為65nm Virtex-5系列的第四款平臺(tái)，Virtex-5 FXT提供了極高的
2009-11-24 11:17:2232 Virtex-5, Spartan-DSP FPGAs Application Note
This application note demonstrates how efficient
2010-03-08 09:47:4871 Virtex-5 Embedded Tri-Mode Ethernet Core應(yīng)用手冊(cè)
This application note describes a system using
2010-05-13 13:51:1844 利用RocketIO高速串行傳輸模塊將數(shù)字圖像和控制指令串行化,實(shí)現(xiàn)對(duì)高幀頻、多通道數(shù)字圖像的高速遠(yuǎn)程傳輸和反饋控制。利用Virtex2II Pro系列FPGA設(shè)計(jì)的光纖數(shù)字圖像傳輸模塊,可將
2010-09-22 08:34:1236 摘 要:介紹了FPGA最新一代器件Virtex25上的高速串行收發(fā)器RocketIO。基于ML505開(kāi)發(fā)平臺(tái)構(gòu)建了一個(gè)高速串行數(shù)據(jù)傳輸系統(tǒng),重點(diǎn)說(shuō)明了該系統(tǒng)采用RocketIO實(shí)現(xiàn)1. 25Gbp s高速串行傳輸的設(shè)
2010-09-22 08:41:1843 Opal Kelly推出基于Virtex-5的USB集成模塊
?總部位于俄勒岡州波特蘭的 Opal Kelly 公司專門從事基于 FPGA 的 USB 模塊開(kāi)發(fā)，現(xiàn)推出了基于賽靈思 Virtex?-5 FPGA 的 USB 集成模
2010-02-08 10:11:13
1056 引言
本文探討在Virtex-5 FPGA中實(shí)現(xiàn)設(shè)計(jì)的一些難題，然后用一個(gè)項(xiàng)目作為示范來(lái)詳解充分利用其功能集的
2010-11-12 09:44:40827 
隨著帶寬要求與日俱增，串行背板技術(shù)的應(yīng)用越來(lái)越多。本文介紹了利用 Xilinx Virtex-5 LXT FPGA 實(shí)現(xiàn)串行背板技術(shù)的解決方案。
2011-05-20 15:15:1435 Virtex-5 FPGAs are available in -3, -2, -1 speed grades,with -3 having the highest
2011-08-04 14:32:5130 Xilinx Virtex-5 SXT FPGA 平臺(tái)提供了獨(dú)特的單芯片解決方案，充分利用大規(guī)模并行計(jì)算達(dá)到超高性能，同時(shí)將功耗降到最低。
2011-08-20 15:22:35994 
本文基于Virtex-5 FPGA的GTP單元給出了一種在高級(jí)電信計(jì)算架構(gòu)(ATCA)機(jī)箱內(nèi)實(shí)現(xiàn)單對(duì)差分線進(jìn)行3.125Gbps串行傳輸的設(shè)計(jì)方案。
2011-09-16 09:52:191733 
由于Virtex-5 器件的基礎(chǔ)架構(gòu)與以往的FPGA 器件不同，因此，要為特定設(shè)計(jì)選擇合適的Virtex-5 器件并非易事。大多數(shù)情況下，設(shè)計(jì)應(yīng)采用類似的陣列大小（器件數(shù)量）并且比以前的目標(biāo)器
2012-01-17 17:36:2233 Virtex-5 器件包括基于第二代高級(jí)硅片組合模塊 (ASMBL) 列架構(gòu)的多平臺(tái) FPGA 系列。集成了為獲得最佳性能、更高集成度和更低功耗設(shè)計(jì)的若干新型架構(gòu)元件，Virtex-5 器件達(dá)到了比以往更高
2012-02-17 14:39:5651 xilinx virtex-5 技術(shù)參數(shù) 供芯片選型之用
2015-11-30 17:44:451 （GbE）），為設(shè)計(jì)面向計(jì)算機(jī)和數(shù)據(jù)處理市場(chǎng)的低成本、高性能產(chǎn)品創(chuàng)造了可能性。Xinlinx Virtex-5 現(xiàn)場(chǎng)可編程門陣列 （FPGA） 系列，為設(shè)計(jì)具備更強(qiáng)功能和更低功耗的片上系統(tǒng) （SoC） 解決方案奠定了基礎(chǔ)。 Virtex-5 架構(gòu)具有一系列關(guān)鍵特性，能夠大大簡(jiǎn)化 TCP 和
2017-11-06 11:17:532 提出了基于Xilinx公司Virtex-5系列FPGA中RocketIO GTP收發(fā)器設(shè)計(jì)的一個(gè)高速串行傳輸實(shí)現(xiàn)方案，詳細(xì)闡述了硬件設(shè)計(jì)要點(diǎn)和軟件實(shí)現(xiàn)概要，系統(tǒng)實(shí)測(cè)表明，該方案能在某信號(hào)處理系統(tǒng)兩個(gè)板卡之間穩(wěn)定地進(jìn)行1.6 Gb/s的數(shù)據(jù)傳輸，誤碼率優(yōu)于10e-12，傳輸距離大于1米。
2017-11-21 10:16:007689 本文探討在Virtex-5 FPGA中實(shí)現(xiàn)設(shè)計(jì)的一些難題，然后用一個(gè)項(xiàng)目作為示范來(lái)詳解充分利用其功能集的技法。設(shè)計(jì)過(guò)程包括幾個(gè)步驟，從針對(duì)應(yīng)用選擇適合的Virtex-5開(kāi)始。為便于本文敘述，我們假定IP模塊已經(jīng)過(guò)匯編，并且已經(jīng)就緒備用或已經(jīng)用CORE Generator生成。
2017-11-24 20:40:511126 
以太網(wǎng)是一個(gè)占據(jù)絕對(duì)優(yōu)勢(shì)的固線連接標(biāo)準(zhǔn)。Xilinx? Virtex?-5以太網(wǎng)媒體接入控制器（以太網(wǎng)MAC）模塊提供了專用的以太網(wǎng)功能，它和Virtex-5 RocketIO? GTP收發(fā)器以及
2018-07-22 09:28:002384 
完整的實(shí)現(xiàn)要包含PC機(jī)軟件編程、Virtex-5開(kāi)發(fā)板的底層鏈路實(shí)現(xiàn)。PC機(jī)的軟件編寫主要實(shí)現(xiàn)鏈路的創(chuàng)建注銷控制、數(shù)據(jù)的組幀、數(shù)據(jù)的傳輸控制、傳輸過(guò)程中的顯示；VirteX-5開(kāi)發(fā)板主要實(shí)現(xiàn)數(shù)據(jù)的鏈路貫通、支持上位機(jī)所定義的幀結(jié)構(gòu)的傳輸過(guò)程。
2018-07-20 08:49:00522 
該電源被設(shè)計(jì)成為Xilinx、Virtex-5、LXT和FXT平臺(tái)中的收發(fā)器提供電源。
2018-05-18 16:30:1011 該電源被設(shè)計(jì)成為Xilinx、Virtex-5、LXT和FXT平臺(tái)中的收發(fā)器提供電源。
2018-05-18 16:33:5813 精準(zhǔn)的數(shù)據(jù)收發(fā)信息，更好的為工程項(xiàng)目服務(wù)。傳統(tǒng)的并行傳輸方式由于走線多、信號(hào)間串?dāng)_大等缺陷，無(wú)法突破自身的速度瓶頸。而串行傳輸擁有更高的傳輸速率但只需要少量的信號(hào)線，降低了板開(kāi)發(fā)成本和復(fù)雜度，滿足高頻率遠(yuǎn)距離的數(shù)據(jù)通信需求，被廣泛應(yīng)用到各種高速數(shù)據(jù)通信系統(tǒng)設(shè)計(jì)中。
2019-07-12 08:04:001954 
選擇。每個(gè)平臺(tái)包含不同比例的功能，以滿足各種高級(jí)邏輯設(shè)計(jì)的需要。除了最先進(jìn)、高性能的邏輯結(jié)構(gòu)外，Virtex-5 FPGas還包含許多硬IP系統(tǒng)級(jí)塊，包括功能強(qiáng)大的36kbit塊RAM/FIFOS、第二代
2019-10-21 08:00:0026 Genesys Virtex-5 FPGA開(kāi)發(fā)板集成了功能強(qiáng)大的Xilinx Virtex?-5 FPGA，為廣大用戶帶來(lái)了一個(gè)功能強(qiáng)大、方便實(shí)用的設(shè)計(jì)平臺(tái)。板上還有千兆以太網(wǎng)，高速內(nèi)存，高分辨率
2019-11-14 17:01:373832 
上市時(shí)間、降低風(fēng)險(xiǎn)、適應(yīng)不斷演化的標(biāo)準(zhǔn)以及降低系統(tǒng)成本。 Virtex-5平臺(tái)建立在這些豐富價(jià)值的基礎(chǔ)上，再加上高速串行連接功能和嵌入式處理能力，從而構(gòu)成了終極系統(tǒng)集成平臺(tái)。
2020-07-24 15:25:001172 
Virtex-5 RocketIOTM GTP收發(fā)器的串行高速系統(tǒng)接口開(kāi)發(fā)過(guò)程中位寬轉(zhuǎn)換的幾個(gè)技術(shù)問(wèn)題提出了解決方案，并以SATA2．0開(kāi)發(fā)為例，通過(guò)Xilinx Virtex-5 XC5VLX50T FPGA驗(yàn)證方案進(jìn)行了可行性驗(yàn)證。
2021-06-24 16:10:422510 
基于直流和開(kāi)關(guān)特性的Virtex-5 FPGA產(chǎn)品介紹
2021-07-12 14:11:0918
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論