基于TMS320F2812的快速以太網通信系統平臺

隨著Internet應用的日益普及，信息共享程度的不斷提高。嵌入式設備的數字化和網絡化已經成為必然趨勢，目前市場上的主流嵌入式操作系統都包含了TCP/IP網絡協議棧。這些商品化的TCP/IP協議棧運行可靠、性能也非常好，但是價格較高，降低了市場競爭力。因此，開發自主知識產權的TCP/IP協議棧的要求變的日益迫切而有意義。
本文的研究目標是建立一個DSP系統的網絡通信平臺，實現DSP系統與網絡中其他通信設備的高速數據傳輸。雖然選擇了TI公司的TMS320F2812 DSP，但是本文提出的方案，具有很大程度的通用性，對其他系列的DSP或CPU系統也有一定的參考價值。

TCP/IP協議棧的體系結構
以太網最典型的應用形式是Ethernet＋TCP/IP，即在由以太網構建的底層傳輸網絡上采用已成為通用標準的網絡傳輸協議TCP/IP進行數據通信，這是當今最流行，應用最廣泛的以太網通信方式。
國際標準化組織（ISO）制定了開放式系統互連（OSI）參考模型，將通信會話需要的各個過程劃分為7個相對獨立的功能層次，與OSI參考模型不同，TCP/IP模型側重于互連設備之間的數據傳輸，而不是嚴格的層次劃分。
通常，OSI參考模型在從理論上解釋互聯網通信機制時比較適合，而TCP/IP模型則在具體的軟件實現中更為適合。

系統硬件設計
1 系統的總體結構
本文的以太網通信系統大致分為5個層次，由下向上分別為：硬件層、設備驅動層、操作系統、網絡模塊和用戶代碼。系統硬件電路，包括DSP系統和以太網控制芯片Ax88796的接口電路，是系統的物理基礎。快速以太網驅動程序處于硬件抽象層，本身雖為軟件，但與硬件結合緊密，為操作系統提供了訪問快速以太網控制芯片Ax88796或改變其工作行為的系統調用。μC/OS-Ⅱ操作系統處于系統內核，為用戶代碼統一管理系統軟硬件資源，提供用戶所需的底層服務。TCP/IP協議棧軟件為μC/OS-Ⅱ操作系統擴展了網絡通信能力。用戶代碼處理特定的應用程序細節，可以直接使用TCP/IP協議模塊提供的API函數，開發基于以太網的通信項目。
2 系統硬件框圖
系統硬件包括TMS320F2812與IS61LV51216存儲器芯片的接口電路、TMS320F2812與快速以太網控制芯片Ax88796的接口電路。系統的軟件代碼在調試階段存放在擴展的RAM中，脫機運行后，用于存儲傳輸的圖像數據，故擴展了512KB。使用了ISSI公司生成的IS61LV51216存儲器芯片。以太網控制芯片Ax88796通過ISA接口與DSP相連，通過網絡隔離器16ST8515后，接入以太網絡中。電源監控電路在系統電源電壓出現波動時，給DSP系統提供復位信號，使系統程序重新初始化并運行，避免出現不可預知的錯誤。

圖1 硬件框圖
3 DSP系統硬件設計
①系統電源設計
為了降低芯片功耗，TMS320F2812采用1.8V（1.9V@150MHz）內核電壓，但GPIO、FLASH等模塊采用3.3V供電。本課題選用TI公司的TPS767D301電源芯片。該芯片輸出兩路電壓，一路3.3V，另一路1.5～5.5V可調，支持1A電流輸出。系統中DSP芯片正常工作下消耗電流230mA，以太網接口芯片最大消耗電流120mA，RAM最大消耗電流180mA，系統總功耗為530mA，故TPS767D301能滿足系統要求。
②系統時鐘設計
系統的時鐘電路有兩種方案可選擇，一種是使用外部時鐘源，即有源晶振。另一種是使用DSP內部的振蕩驅動電路，外接一個晶體和兩個電容。有源晶振的特點是不需要芯片內部振蕩器，加上額定的電壓就能輸出規則的方波，缺點是輸出波形只能是固定的兩個電壓值：低電平(0V)和高電平(輸入供電電壓)，另外器件成本高。外接晶體的特點是使用芯片內部振蕩電路，輸出的波形為正弦波，波形幅度由控制器決定，不存在電壓匹配的問題。

TMS320F2812的I/O引腳一般為3.3V，但時鐘輸入腳卻是個例外，只能承受1.8V/1.9V的輸入電壓，而1.8V/1.9V的有源晶振市場上罕有出售，故采用無源晶振。
③復位電路設計
系統中有兩個芯片需要復位信號：DSP芯片和以太網控制芯片Ax88796。但二者對復位信號的要求各不相同，DSP是低電平復位，而Ax88796是高電平復位，故采用TI公司的專用復位芯片TPS3307。該芯片具有上電復位、手動復位和電源監控三項功能。電路如圖2所示。
上電復位電路保證系統在上電200ms后自動產生一個復位信號，使DSP進入正常的程序入口，Ax88796初始化內部寄存器。手動復位的功能是當系統出現程序跑飛或需要系統重新初始化并運行時，按下復位按鍵產生復位信號，使DSP進入正常的程序入口。
④系統RAM擴展
TMS320F2812內部已經集成了18KB的RAM，對于一般的應用來說，已經無須再擴展外部RAM。但是片內RAM能以150MIPS的速度進行訪問，在對運算速度要求很高的處理程序中，通常將經常訪問的程序段放到內部RAM中運行，這樣能大大提高運行速度，因此片內RAM顯得格外寶貴。而且本系統是一個網絡通信系統，將來會用于進行大量圖像的網絡傳輸，因而也要求外括RAM用于存放圖像文件。

圖2 復位電路
RAM選用ISSI公司的IS61LV51216，存儲容量為512K×16位，3.3V的供電電壓，訪問速度有8ns、10ns、12ns、15ns可選擇。當CPU運行在150MHz的時候，地址和數據的最小有效時間為3個時鐘周期，即20ns，所以該存儲器接口不用考慮時序設計的問題。
4 快速以太網硬件接口設計
Ax88796內部集成有10/100Mb/s自適應的物理層收發器和8K×16位的SRAM，支持MCS-51系列、80186系列、ISA以及MC68K系列等多種CPU總線類型。Ax88796提供基于IEEE802.3/IEEE 802.3u局域網標準的10Mb/s和100Mb/s以太網控制功能，并采用IEEE 802.3u兼容的媒質無關接口MII（Media Independent Interface）。此外，Ax88796還提供可選的標準打印接口，用于連接打印設備或作通用I/O端口。
①Ax88796的ISA接口設計
Ax88796有兩個輸入引腳CPU[1:0]設置不同的工作模式，用于和不同的CPU總線相連。在與TMS320F2812連接時，將CPU[1:0]都拉低，設置為ISA總線接口。Ax88796的地址總線SA與數據總線SD分別與TMS320F2812的地址/數據總線相連，TMS320F2812通過I/O讀寫Ax88796的寄存器來控制其狀態，通過遠程DMA FIFOs與Ax88796的內部SRAM進行數據交換。Ax88796的基地址默認值200H，所以基地址范圍為200H～21FH。Ax88796的ISA接口有10根地址線，SA[9:0]。

②Ax88796電源設計

Ax88796具有多種電壓類型：VDD、VDDA、VDDPD和VDDO，分別為芯片內部的數字電路、模擬電路、相位偵測模塊、收發器驅動模塊提供電源。雖然同為3.3V電壓，但為了防止各個模塊通過電源線發生串繞，要求各電源獨立供電，于是設計了電源隔離、濾波電路，將系統的3.3V供電電壓，通過LC濾波分為Ax88796所需的四路電壓。

系統軟件設計
1 系統軟件結構
除應用層用戶程序外，系統軟件可看做操作系統μC/OS-Ⅱ的功能擴展：Ax88796驅動程序屏蔽底層硬件，為操作系統擴展了訪問網絡設備的能力；TCP/IP協議軟件為操作系統擴展了網絡通信能力。
TCP/IP通常被劃分為一個四層協議系統，每一層負責不同的功能。
● 接口層：Ax88796的驅動程序，直接訪問Ax88796硬件設備，控制Ax88796的行為模式。
● 網絡層：處理分組在網絡中的活動，例如分組的選路。
● 運輸層：為兩臺主機上的應用程序提供端到端的通信。
● 應用層：負責處理特定的應用程序細節。

在DSP上實現的100M快速以太網通信，關鍵要考慮兩個方面：

● 如何控制硬件設備將數據發送到以太網中（或者將以太網中的數據接收到DSP內）。
● 如何生成待發送的數據（或者如何解釋接收到的數據）。
二者分別由網絡設備驅動程序和TCP/IP協議軟件解決。
本系統的軟件部分包含3個方面：快速以太網驅動程序、μC/OS-Ⅱ操作系統和TCP/IP協議棧軟件。
2 快速以太網驅動程序開發
①Ax88796的寄存器
Ax88796的寄存器映射在從基地址200H到21FH地址空間內，共32個地址空間，因此Ax88796采取了分頁機制，各寄存器分別存放在不同寄存器頁內。
對Ax88796的寄存器進行正確的設置是系統運行的基礎，下面是幾個重要寄存器:
● CR(命令寄存器):用于選擇寄存器頁，啟動和停止網卡。
● ISR(中斷狀態寄存器):反映Ax88796當前狀態，CPU通過讀取它判斷引起中斷的原因。
● DCR(數據控制寄存器):字節順序、DMA字節/字傳輸模式選擇。
● PSTART、PSTOP、BNRY、CPR:這四個寄存器與接收緩沖區有關。PSTART設置起始頁，PSTOP設置停止頁，這兩個寄存器設置了接收緩沖區的首尾。BNRY指示最后一個被取走的緩沖區頁，CPR指示第一個用于接收的緩沖區頁。
● TPSR、TBCR0、TBCR1:這三個寄存器與發送緩沖區有關。TPSR設置發送緩沖區的起始頁，TBCR0、TBCR1設置發送字節數。
● RSAR0、RSAR1、RBCR0、RBCR1:Ax88796通過遠程DMA和系統交換數據，前兩個寄存器設置遠程DMA的起始地址，后兩個設置遠程DMA數據字節數。
②接收過程
接收數據幀的過程涉及到的寄存器主要有兩個：CPR和BNRY。CPR寄存器指向新接收到的數據幀要存放的起始頁地址，作為本地DMA的寫指針；BNRY寄存器指向還未讀取的數據幀的起始頁地址，作為遠程DMA的讀指針。當CPR追上BNRY時，表示接收緩沖區已滿，后續的數據幀將會被丟棄；當BNRY追上CPR時，表示接收緩沖區已空。
③發送過程

圖3 發送過程
發送過程比較簡單，發送過程的流程如圖3所示。

3 嵌入式多任務操作系統μC/OS-Ⅱ的移植
所謂移植，就是使μC/OS-Ⅱ內核能在某個微處理器或微控制器上運行。為了方便移植，大部分的μC/OS-Ⅱ代碼是用C語言寫的；但仍需要用C和匯編語言寫一些與處理器相關的代碼，這是因為在讀寫處理器寄存器時只能通過匯編語言來實現。因此要使??? μC/OS-Ⅱ正常運行，處理器必須滿足以下要求：
● 處理器支持中斷，并且能產生定時中斷(通常在10～1kHz之間)。
● 使用C語言可以打開和關閉處理器的中斷。
● 處理器支持能夠容納一定量數據的硬件堆棧。
● 處理器有將堆棧指針和其他寄存器讀出和存儲到堆棧或內存中的指令。
μC/OS-Ⅱ的移植工作主要包括兩個內容：
● OS_CPU_C.C文件中的一個C語言函數
● OS_CPU_A.ASM文件中的四個匯編語言函數
由于篇幅有限，這里就不詳細說明這兩個文件的具體編寫了。
4 TCP/IP協議棧的系統結構
①網絡接口層模塊
網絡接口層模塊包含Ax88796設備驅動、緩沖區管理和接口調度三方面。定義了網絡接口抽象模型，屏蔽了網絡物理細節，使上層軟件能使用相同的數據結構作用于不同的物理網絡。
②ARP模塊
ARP協議將上層的協議地址（IP地址）與底層的硬件地址進行映射，從而形成了只能使用IP地址的上層軟件和只能使用物理地址的下層設備驅動程序之間的分界線。ARP模塊處理來自于網絡的ARP數據分組，更新和維護ARP高速緩存，并為發送數據報提供相應的硬件地址綁定。
③ICMP模塊
ICMP協議內容比較豐富，最常用的就是PC上ping程序所實現的回送請求和回送應答功能。本課題中，主要就是實現了回送應答功能，這樣用戶可以使用PC探測DSP是否網絡暢通，其他功能目前暫時預留，待將來升級。
④IP模塊
IP模塊是整個協議棧的中心環節，它接收來自網絡的輸入數據報，同時也接收來自上層協議的輸出數據報，IP為數據報選擇路由，或者將其發往一個網絡接口，或者將其交給本機的上層協議軟件（回環）。
⑤TCP模塊
TCP為不可靠的IP連接提供可靠的、具有流量控制的、端到端的數據傳輸。TCP模塊中包含三個關鍵過程：數據輸入、數據輸出和超時重發。自適應重發機制是TCP的核心組成部分，自適應的修改連接的平均往返時間
⑥UDP模塊
UDP協議提供無連接的通信，相對于TCP協議，它非常簡單。雖然UDP不能保證可靠性，但是效率非常高。
⑦Socket接口模塊
Socket模塊主要是為了封裝底層協議軟件，使得用戶在DSP上開發網絡程序更加方便。
系統測試舉例
Internet Explorer(IE)是Windows操作系統內嵌的網頁瀏覽器。Web(網頁)是這個信息共享社會使用最廣泛的信息組織形式。通過往DSP軟件中添加Web服務功能，可以使本系統能夠更好的融入Internet之中，用戶可以通過IE瀏覽器直接對本系統進行設置和查看系統的反饋數據。打開IE瀏覽器，在地址欄鍵入“192.168.8.66”，即可訪問預存在DSP系統中的遠程數據采集頁面。

結束語
測試表明本系統完全滿足了網絡通信系統所具備的各項功能，它將DSP的強大運算處理能力和Internet聯系起來，使得DSP系統不再是“信息孤島”，能夠方便的與網絡上的其他設備進行信息共享，進一步擴展DSP的應用前景。