頻率合成器是發射系統和接收系統中的核心器件，采用相位負反饋頻率控制技術，具有良好的窄帶載波跟蹤性能和帶寬調制跟蹤性能，為系統上、下變頻提供本振信號，對相位噪聲和雜散具有很好的抑制作用，通過鎖相頻率合成技術實現的頻率源已經在雷達、通信、電子等領域得到了廣泛應用。

本文以GPS信號源設計為參考，介紹ADI公司的頻率合成器ADF4360-4在GPS信號源設計中的典型應用。

1 信號源系統組成

1.1 系統設計

根據文獻了解了GPS信號的結構特點，本文設計GPS信號源的目的是模擬衛星發射的GPS信號，也就是對GPS信號進行基帶調制并產生頻率為1 575.42 MHz的GPS射頻信號，根據文獻，在系統總體設計中，采用超外差上變頻思路，根據系統設計特點，分數字電路和模擬電路兩部分，系統設計如圖1所示，數字電路部分設計采用軟件無線電的思路，利用FPGA芯片完成GPS信號的基帶調制和中頻調制，輸出8 b的GPS數字中頻信號，通過D/A器件轉換為模擬信號后送到模擬電路;模擬電路部分是整體設計的核心，主要是進行射頻電路板的設計與實現，采用頻率合成器、混頻器等器件，對信號進行混頻，濾波，功率控制等，將GPS中頻信號混頻調制到射頻信號，利用射頻電路完成上變頻功能。

1.2 模塊設計

(1)數字電路：數字電路部分就是基帶/中頻模塊設計，采用軟件無線電思路，根據文獻，利用FPGA芯片產生GPS導航電文(D碼)、C/A碼、數字中頻載波，對它們進行基帶調制、擴頻調制輸出GPS數字中頻信號，其中GPS信號調制原理如圖2所示，主要由C/A碼模塊、D碼模塊、DDS模塊和調制模塊等組成。其中C/A碼模塊產生速率l.023MHz的第i顆衛星的C/A碼序列，C/A碼有1 023個碼片，持續周期是1 ms;D碼模塊產生速率50 Hz的第i顆衛星的導航電文(D碼);DDS模塊產生速率12.5 MHz的數字載波信號;調制模塊對C/A碼、D碼和載波信號進行擴頻調制和BPSK調制，輸出12.5 MHz的GPS數字中頻信號。

(2)模擬電路：根據文獻，模擬電路部分就是射頻模塊設計，利用頻率合成器、混頻器、濾波器和衰減器等器件進行射頻電路設計，基本原理如圖1所示的模擬部分，功能是將GPS信號由中頻搬移到射頻上，通過濾波器濾波，經可調衰減器調整功率后輸出GPS射頻信號，完成上變頻功能。

2 頻率合成器ADF4360-4

2.1 工作原理及其性能

頻率合成器主要功能是為系統上下變頻提供本振信號，多應用于發射機和接收機系統設計中，通常由數字鑒相器(PD)、環路濾波器(LF)、壓控振蕩器(VCO)和可編程計數器(R計數器和N計數器)等組成，數字鑒相器(PD)對R計算器與N計數器的輸出信號進行相位比較，得到一個誤差電壓，經環路濾波器(LF)后控制壓控振蕩器(VCO)產生所需頻率。

頻率合成器ADF4360-4是ADI公司生產的高性能鎖相頻率合成芯片，是一款雙模前置分頻型單環頻率合成器，在不改變頻率分辨率時，能有效提高頻率合成器的輸出頻率;其主要性能有，輸出頻率范圍為1450～1750 MHz，可選擇二分頻，選擇二分頻時輸出信號頻率為725～875 MHz;工作電壓為3～3.6V;輸出信號的功率可控制范圍為-13～-4 dBm;可編程雙模前置分頻器的分頻比為8/9，16/17，32/33;能夠進行模擬和數字鎖定檢測;芯片內部集成了VCO等。ADF4360-4的工作原理如圖3所示，P/(P+1)為高速雙模前置分頻器，其分頻模數為P+1和P，A為5位脈沖吞咽可編程計數器，B為13位主可編程計數器，R為14位可編程參考分頻器，MC為模控制邏輯電路。該器件通過可編程5位A計數器、13位B計數器及雙模前置分頻器(P/P+1)來共同確定主分頻比N(N=BP+A)，14位可編程參考R分頻器對外部晶振分頻后得到參考頻率fr=f0/R，因此，設計時只需外加環路濾波器，并選擇合適的參考值，可獲得穩定的頻率輸出，其輸出頻率為f0=fi/R(A+BP)，式中，fi為輸入頻率，由外部晶振提供。

2.2 應用電路設計

在模擬電路射頻模塊中，頻率合成器ADF4360-4為混頻器提供本振信號，其應用電路如圖4所示，頻率合成器的模擬輸入是外部溫補晶振，晶振通過一個濾波器將標準時鐘送到ADF4360-4的16腳REFin;頻率合成器的輸出管腳是4腳：RFoutA和5腳RFoutB，這兩路輸出差分高頻信號，通過匹配網絡和諧振濾波網絡送入混頻器的差分輸入端;第17～19管腳分別是頻率合成器初始化時控制數據的CLK腳、DATA腳、LE腳，與測試輸出用的20腳MUXOUT一并接到一個5針插頭，以便與FPGA芯片連接，作為其輸入輸出控制接口;12腳Cc為補償管腳，連一個電容接地;13腳Rset用來設置電荷泵輸出最大電流的大小，電流大小由公式ICPmax=11.75/Rest決定，本電路中Rest=4.7 kΩ;14腳CN連一個電容接Vvco去耦;6腳VCO電源、21腳數字電源和2腳模擬電源分開放置，分別加去耦電容;其他的模擬地和數字地直接接地。

2.3 初始化設計